基于FPGA的信道化接收机设计-毕业设计.docx

基于FPGA的信道化接收机设计-毕业设计.docx

  1. 1、本文档共55页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于FPGA的信道化接收机设计-毕业设计

目录目录I摘要IIAbstractIII第一章 绪论11.1研究背景及意义11.2设计要求及研究现状2第二章 数字接收机的相关理论52.1采样定理52.1.1Nyquist采样定理52.1.2带通采样定理62.2 整数倍抽取62.3 数字滤波器组与通道化82.4 多相滤波器的原理102.5 基于FPGA的FFT算法122.6 瞬时测频算法132.6.1 Rife测频算法142.6.2 CORDIC测相算法142.7 实信号接收机模型17第三章 通道化接收机硬件的选择203.1 引言203.2 FPGA的结构203.3 数字信号处理的FPGA实现213.4 硬件的选择22第四章 通道化接收机的FPGA实现234.1 多相滤波器的FPGA实现234.2 FFT的FPGA实现244.3 CORDIC算法的FPGA实现27第五章 课题的总结与展望305.1 总结305.2 展望31参考文献32致谢34翻译35译文35CORDIC算法浮点库运算的FPGA实现35摘要在现代电子战战场上,电子接收侦察设备所处的外部电磁环境越来越恶劣,相互干扰越加严重,表现为要截获的信号形式多样、频率范围宽和测频精度高,因此其要求对信号进行全概率截获,并具备实时处理多信号的能力。通道化接收机是在并行多通道接收机基础上提出的全概率频分通道化接收机,它克服了多部接收机并行工作、多通道下变频等方案具有的设备复杂,各通道性能不一致和可靠性差的缺点。直接通道化接收采样速率大,且输出数据速率与采样速率相等,高速AD与速度较低的信号处理器(FPGA、DSP)之间形成巨大瓶颈,后续处理压力大。基于多相滤波器的通道化接收机抽取在滤波之前运算量小,且输出速率低,便于FPGA实现,这使得在一片FPGA中实现数字通道化成为可能,充分结合了模拟通道化接收机和数字信号处理技术的优点,是电子侦察接收机的发展方向。关键字: 通道化、多相滤波器、FFT、CORDIC算法、FPGAAbstractOn the battlefield in modern electronic warfare, electronic surveillance equipment which receives the external electromagnetic environment worsening increasingly serious mutual interference, manifested as a signal to be intercepted in various forms, wide frequency range and high precision frequency measurement, so the requestedprobability of intercept all signals, and have more real-time processing of signals.Channelized receiver is based on parallel multi-channel receiver, made the whole probability frequency division channel receiver, it has overcome the multiple receivers in parallel, multi-channel down-conversion scheme has the equipment and other complex, inconsistent and performance of each channeldrawbacks of poor reliability.Channelized receiver directly sampling rate is large, and the output data rate and sampling rate equal to the lower high-speed AD and speed signal processor (FPGA, DSP) the bottleneck between the huge, post-processing pressure.Based polyphase filter channelized receiver selected in the filter before the computation is small, and the output rate is low, easy to FPGA, which makes implementation in a FPGA, Digital Channel as p

文档评论(0)

wnqwwy20 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:7014141164000003

1亿VIP精品文档

相关文档