微机原理精品教学（电子科技大学）ARM教材勘误20141031.docVIP

\《微处理器系统结构与嵌入式系统设计（第二版）》勘误表 说明：如发现有其它未收录的错误，敬请发送相关信息到 yanboyu@uestc.edu.cn 页数 位 置 误 正 33 倒数第3行 应该首先将该存储单元的地址经数据总线送入…… 应该首先将该存储单元的地址经总线送入…… 63 正数第4行 MDR MBR 倒数第5行 ……，要和内存相互配合……，某些中也包含有…… ……，处理器要和内存相互配合，某些处理器中也包含有…… 65 正数第12行 指令的执行步骤如图3-12所示。 一条指令的执行步骤可能如图3-12所示。 66 正数第14行 通常把指令周期分解为…… 例如，可以把指令周期分解为…… 81 图3-29中存储单元地址 （Rs） Start＋(Rs) 88 倒数第11行 连续处理n条指令时的时空图如图5.47(b)所示，则实际吞吐量Tp为…… 连续处理n条指令时的实际吞吐量Tp为…… 89 正数第5行 连续处理n条指令时的时空图如图5.47(b)所示，则效率E为…… 连续处理n条指令时的效率E为…… 104 倒数第15行 因此从主存储器中读取一个字数据需要3个总线周期，第一个周期从……，第三个周期在…… 因此从主存储器中读取一个字数据需要2个总线周期，第一个周期从……，第二个周期在…… 122 表4-7中第4行第一列 0000 （C/BE[3：0]信号的取值） 0010 136 正数第3行 SRAM完全由晶体管实现，其基本存储单元是双稳态电路 SRAM的基本存储单元是由MOS管构成的双稳态电路，…… 142 图5-5 (c)双译码编址方式（其中M＝2n，……） (c)双译码编址方式（其中M＝22n，……） 143 正数第10行 容量为64K单元（字）时 容量为64K单元（位）时 151 正数第10行 A0～A16 A0～A15 163 正数第6行 设cache的存取时间为tc…… 在采用图5-30结构时，设cache的存取时间为tc…… 正数第8行 已知主存的存取时间为…… 若采用图5-31结构，且已知主存的存取时间为…… 166 图5-34 (a)位扩展（用16K×1bit的芯片扩展实现……） (a)位扩展（用64K×1bit的芯片扩展实现……） 171 表5-9下正数第3行 4位可以为任意值…… 16位可以为任意值…… 表5-10 见后附表中红色字体 172 图5-42 芯片⑧未画 见后附图 正数第6行 （注：本例中……） 应删除 表5-11 见后附表中红色字体 表5-12 见后附表中红色字体 173 倒数第4行 看成由3个8KB模块组成 看成由3个4KB模块组成 177 习题5.1 (7)……，按字编址，…… (7)……，若按字长编址，…… 习题5.10 (2)……CPU在1μs内至少要访存一次。…… (2)……CPU最快在每个1μs内需要访存一次。…… 178 习题5.11 试问采用线选译码时需要多少个2114存储芯片？ 试问采用线选译码时最多可以扩充多少片2114存储芯片？ 习题5.14图 见后附图 习题5.15图 见后附图 习题5.16 未给系统数据总线宽度 增加：“该系统数据线宽度为16bits” 习题5.17 (1)10018，10028，10038，，11008 (2)10028，10048，10068，，12008 (3)10038，10068，10118，，13008(1)10018，10028，10038，，11008 (2)10028，10048，10068，，12008 (3)10038，10068，10118，，13008 见后附图 195 第12行 DMAC是计算机系统的外设接口 外围接口 213 正数第4行 单位是波特/秒（Baud/s） 单位是波特（Baud） 图6-47 见后附图 214 例6.4 传送8位数据……如图6-49所示。 某异步串行通信传送8位数据45H时信号线上的波形如图6－49所示。 231 表7-6最后一行 ……能改变I位的状态 ……能改变F位的状态 240 正数第2行 指令书写格式：Rm，RRX 指令书写格式：Rm，RRX #n/Rs 243 图8-9 执行指令后R0中的值为0xA0000014 执行指令后R0中的值为0xA0000018 252 表8-3 UMULL,UMUAL,SMULL, SMUAL后的RdHi,RdLo UMULL,UMUAL,SMULL, SMUAL后的RdLo,RdHi 262 图8-16 R8寄存器终值为0x0000000C R8寄存器终值应为0xA000000C 图8-17 R0、R2、R6、R8寄存器终值