低电压低功耗便携式电子设备的特点和设计考虑.pdfVIP

低电压低功耗便携式电子设备的特点及设计考虑 作者 Aditya Rao Microchip Technology Inc. 产品营销工程师 存储器产品部 过去20年时间里，半导体行业的巨大发展很大程度上是CMOS器件工艺尺寸不断缩 小的结果。工艺尺寸的缩小可在同样的晶圆上生产出更多裸片，从而降低器件成本 并提高性能。然而，器件工艺尺寸的缩小目前已经到了一个临界点。要实现工艺尺 寸缩小所带来的优点，器件的功耗必须降低几个量级。随着设备功能越来越丰富， 消耗的功率也会增大。因此对于当今的设计人员，特别是便携式电子设备设计人员 来说，努力降低功耗是面临的最重要挑战之一。低电压对决定便携式电子设备的电 路功耗起着至关重要的影响。 本文将探讨低电压供电为便携式电子设计带来的好处，并展示如何实现低功耗优 势。 电子设备的总功率可以表示为下式： PTOT=αCTOTVDD2f +VDDIOFF; 其中 IOFF=I e(-qVTH/nkT) o 公式 1: 电子设备的总功率 公式1中的第一项代表动态或“开关”功率，第二项代表静态功率（主要由泄漏电 流引起）。（短路功率占总功率的5%以下，此处没有包括在内。）多年来工艺尺 寸缩小的同时，动态功率几乎保持不变（参见图1），因此开关频率（α）、时钟 频率（f ）以及总电容（CTOT ）的增加主要是通过降低电压（VDD ）来补偿的。 图 1 ： 动态和静态功率与工艺尺寸变化的关系 设计人员面临的两难处境在于供电电压的降低确实可以有助于功率的降低，但另一 方面也会限制时钟频率。此外，降低供电电压还会导致通过MOSFET的饱和电流减 小，从而降低了电路的工作速度和性能。因此，供电电压在速度和功率的权衡中扮 演了重要角色。 为了应对饱和电流的减小这一问题，阈值电压（VTH ）也同时降低。但这又导致阈 值下泄漏电流（IOFF ）和静态功率大大增加，特别是对深亚微米工艺技术（参看图 1）。对未来的低功耗设计来说，尽量降低泄漏电流和静态功率将成为主要的挑 战。表1给出了工艺尺寸缩小对不同参数的影响。 表 1： 工艺尺寸缩小对器件参数的影响 今天，推动消费电子市场发展的主要是电池供电的无线应用和便携设备。这些设备 正在变得越来越复杂和精密。所有这些都导致对更长电池寿命的需求。结果就是现 在的设计活动越来越关注于满足最终应用和目标市场的需求，而不仅仅是进行总体 系统优化和更高的性能。事实上，为实现这一点，今天的芯片生产厂通常同一种工 艺就提供多种不同的阈值电压、供电电压和氧化层厚度，使得设计人员可以灵活地 选择最适用的器件来克服功率与性能权衡时的一些限制，从而使设计更好地适应最 终应用需要。例如，功耗优先的便携式应用通常采用 VTH 更高的晶体管，牺牲性能 来换取更低的功耗。另一方面，快速开关电路则采用 VTH 电压较低的单元。 设计人员可采用许多方法来降低便携式电子设备的功耗。其中一种方法是门控时钟 技术（参见图2b）。时钟功率在总动态功率中占了很大比例。降低时钟功率的一 种方法是采用门控时钟，即动态地冻结电路中某些不在使用的部分的时钟。这样可 以避免对这些不用门控的时钟信号充放电所产生的不必要的功耗。门控通常采用将 时钟信号与时钟门控信号相“与”的方式实现。在被门控的电路需要处于活动状态 时，时钟门控信号为高电平，而在不需要活动时保证低电平。许多综合工具可在 RTL一级提供时钟门控插入功能。 另一种常用的技术是电源门控（参见图2a）。在开关不频繁的电路模块中采用高 阈值电压晶体管或睡眠晶体管。这样在电路不活动的时候可以保持待机电流为零。 动态电源电压调整是低功耗设计中用来有效解决功率/性能权衡问题的另一常用方 法。其基本原理是调低非关键时序