EDA技术和工具课程报告.docVIP

目录 一、我对这门课程的整体印象 1 二、后端设计讲稿 1 1、后端设计的概念 1 2、后端设计包含的流程及使用的工具 2 3、按照流程顺序对各个流程进行详细介绍 2 （1）数据准备 2 （2）Astro使用第二步：布局规划（Floorplan） 7 （3）Astro使用第三步：布局（Placement） 9 （4）Astro使用第四步：时钟树综合(CTS) 10 （5）Astro使用第五步：布线 12 （6）设计检查：DRC和LVS 15 （7）Tape out 16 三、对讲稿的评价 16 （1）优点 16 （2）缺点 16 四、难点分析 16 （1）列出难听懂的地方 16 （2）分析原因 16 五、提出建议 16 （1）对学生的建议 17 （2）对老师的建议 17 EDA技术与工具课程报告 学院：自动化学院 姓名：陈小勇 学号：3111001477 一、我对这门课程的整体印象 当我看到这门课程的时候，我以为只是学习一些电子自动化设计软件的，结果这门课程包含的内容出乎我所料，而且很多名词以前也没见过。当然，包含的内容多也不是没有好处，至少我接触了很多新的名词，学会了以前我不知道的一些概念，通过了解这些名词，我就知道我对哪些方面比较感兴趣，也就找到学习的方向。但内容过多又引发了一个问题，在有限的时间内想把这些名词讲的很细，似乎是不可能的，所以同学们想深入了解这些新的东西有一定的难度。对此，本人提出三点建议，一是增加本课程的课时，二是做到粗中有细，就是说有一些内容其他课程涉及到的，可以讲快点，有些比较重要而且同学们比较陌生的可以讲慢点，三是减少部分内容。个人认为可以用一节课很快讲完集成电路设计和EDA这一节。前端设计，后端设计和HDL在其他课程都有涉及，可以较快讲完。其他的可以稍微讲详细点。如果要减少内容的话，可以将HDL这一节去掉。 二、后端设计讲稿 1、后端设计的概念 什么是后端设计，后端设计包括哪些内容呢？ IC后端设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSIIGDSII是一种时序提供格式，用于设计工具、计算机和制造商之间进行半导体物理制板的数据传输数据的过程。其主要工作职责有：芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、版图编辑、版图物理验证、联络代工厂并提交生产数据。作为连接设计与制造的桥梁，合格的版图设计人员既要懂得IC设计、版图设计方面的专业知识，还要熟悉制程厂的工作流程、制程原理等相关知识。 正因为其需要掌握的知识面广，而国内高校开设这方面专业比较晚，IC后端设计工程师的人才缺口更为巨大。 数据准备布局规划Placement） -自动放置标准单元时钟树生成(CTS Clock tree synthesis)STA 静态时序分析和后仿真ECO(Engineering Change Order) （7）Filler的插入(pad fliier, cell filler)布线(Routing)?Dummy Metal的增加DRC（设计规则检查：Design Rule Checking）和LVSLayout versus Schematic Checking） （11）Tape out （b）后端设计所使用的工具 仿真工具：Mentor modelsim/Questasim 综合工具：Synopsys DC 时序分析：Synopsys PT 形式验证：Cadence LEC 后端APR（Auto Placement Route）：Cadence SoC Encounter 后端参数提取：Menter Calibre 3、按照流程顺序对各个流程进行详细介绍 下面就每个流程做详细介绍 （1）数据准备verilog文件 门级网表怎么生成的呢？ 门级网表通常是Design Conpiler这类综合工具产生的。这类逻辑综合工具“综合”了RTL (register transfer level) code，使它转换成门级网表，并在设计约束下使其速度和尺寸最优化。 时序文件(SDC) SDC (Synopsys Design Constraints),是Synopsys的设计约束条件,有其特定的格式，由Synopsys公司的时续分析工具Prime Time生成，在自动布局布线过程中输入SDC文件，将使PR过程满足时序设计要求。 PAD放置信息文件(TDF) TDF文件定义了PAD的名称,PAD的尺寸,PAD放置的方向位置。 库转换文件(DEF) 在设计交换形式（DEF）中设计数据的ASCII表现，包括设计网表（所有单元及它们的连接说明），包括有关设计、通孔、元件、网、group、扫描链和约束。 Foundry提供的后端库文件： Technolog