第4章 QuartuaIIHDL输入设计.pptVIP

EDA技术与VHDL 第4章 QiartuaII的HDL输入设计 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 4.3 SignalTapII实时测试 4.3 SignalTapII实时测试 4.3 SignalTapII实时测试 4.3 SignalTapII实时测试 4.3 SignalTapII实时测试 习 题 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 4.2.3 编程配置器件 图4-30 AS模式编程成功 1．打开SignalTap?II编辑窗 图4-31 SignalTap?II编辑窗 2．调入待测信号 3．SignalTap II参数设置 图4-32 SignalTap II编辑窗 KONXIN 4．文件存盘 图4-33 设定SignalTap?II与工程一同综合适配 KONXIN 5．编译下载 图4-34 下载cnt10.sof并准备启动SignalTap?II 6．启动SignalTap?II进行采样与分析 图4-35 SignalTap?II采样已被启动 6．启动SignalTap?II进行采样与分析 KONXIN 图4-36 SignalTap?II数据窗设置后的信号波形 6．启动SignalTap?II进行采样与分析 7．SignalTap II的其他设置和控制方法 KONXIN 4-1. 归纳利用QuartusII进行VHDL文本输入设计的流程：从文件输入一直到SignalTap II测试。 4-2. 由图4-35、4-36，详细说明工程设计cnt10的硬件工作情况。 4-3. 如何为设计中的SignalTap II加入独立采用时钟？试给出完整的程序和对它的实测结果。 4-4. 参考Quartus?II的Help，详细说明Assignments菜单中Settings对话框的功能。 （1）说明其中的Timing Requirements Qptions的功能、使用方法和检测途径。 （2）说明其中的Compilation Process的功能和使用方法。 （3）说明Analysis Synthesis Setting的功能和使用方法，以及其中的Synthesis Netlist Optimization的功能和使用方法。 （4）说明Fitter Settings中的Design Assistant和Simulator功能，举例说明它们的使用方法。 4-5. 概述Assignments菜单中Assignment Editor的功能，举例说明。 4-6. 说明Change Manager的功能。 4-1. 组合电路的设计 (1) 实验目的：熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 (2) 实验内容1：首先利用QuartusⅡ完成2选1多路选择器（例3-3）的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出图3-3所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。 (3) 实验内容2：将此多路选择器看成是一个元件mux21a，利用元件例化语句描述图3-18，并将此文件放在同一目录中。 以下是部分参考程序： ... COMPONENT MUX21A PORT ( a，b，s : IN STD_LOGIC; y : OUT STD_LOGIC); END COMPONENT ； ... u1 : MUX21A PORT MAP(a=a2，b=a3，s=s0