加法器门级结构.docxVIP

两个二进制数之间的运算无论是加减乘除，目前在计算机中都是化作若干步加法运算进行的。因此加法器是构成算数运算器的基本单元。1 半加器如果不考虑来自低位的进位，将两个一位二进制数相加，称为半加。半加器真值表输入输出ABSCO0000011010101101半加器逻辑表达式以及其逻辑图和符号S=ABCO=AB2 全加器将两个对应位的加数和来自低位的进位3个数相加，这种运算称为全加，对应电路称为全加器。全加器真值表输入输出ABCISCO0000001010100101100100110011011010111111全加器的逻辑表达式由真值表观察：S= A B CI + A B CI + A B CI + A B CI CO= A B CI + A B CI + A B CI + A B CICO的卡诺图ABCI00 01 11 卡诺图化简CO的逻辑表达：CO=B CI + A CI + A B 反演定理：对于任意一个逻辑式Y，若将其中所有的的”.”换成”+”，”+”换成”.”，0换成1,1换成0，原变量换成反变量，反变量换成原变量。则得到的结果就是Y。这个规律叫做反演定理。根据反演定理，CO = （A+B）(A+CI)(B+CI) = AB+A CI+B CI最终得到结果CO = AB+A CI+B CI ①至于为什么要化成带有非门的形式，我也正在收集资料。以后再研究吧利用卡诺图合并0再求反的方法可以直接得到表达式①CO的卡诺图ABCI00 01 11 100100100111S的卡诺图ABCI00 01 11 100101011010不能合并，直接写出0项再求反：S=A B CI+A B CI+A B CI+A B CI②全加器的逻辑图和符号3串行进位加法器4位串行进位加法器每一位的相加结果都必须等到低一位的进位产生以后才能建立起来。因此把这种结构的加法器叫做串行进位加法器。它的缺点是运算速度慢，优点是结构简单。在对运算速度要求不高的设备中，这种加法器也是一种可取的选择。4超前进位加法器为了提高运算速度，必须设法消除或减小进位信号逐级传递带来的延迟。我们知道，第i位的进位输入信号是这两个加数第i位以前各位状态的函数。所以第i位的进位输入信号一定能被确定下来。只不过用串行进位的方法太慢了。也就是说我们需要一个专门电路来计算进位输出。由全加器的真值表观察输入输出ABCISCO0000001010100101100100110011011010111111在2种情况下会产生进位输出。一种是AB=1的情况下，CO=1。另一种是A+B=1并且CI=1的情况下，CO=1 。也就是说在AB=1时，可以直接将CO=1输出。当A+B=1时可以直接将CI的值作为CO的输出。用逻辑式表示为（CO）i= AiBi+(Ai+Bi)CIi将AiBi定义为进位生成函数Gi，将Ai+Bi定义为进位传送函数Pi。则上式可改写成：（CO）i= Gi+PiCIi如果要设计超前进位加法器，可将上式迭代。（CO）1= G1+P1CI1（CO）2= G2+P2CI2=G2+P2（CO）1=G2+P2（G1+P1CI1）（CO）3= G3+P3CI3= G3+P3（CO）2=G3+P3（G2+P2（G1+P1CI1））（CO）4= G4+P4CI3= G4+P4（CO）3= G4+P4（G3+P3（G2+P2（G1+P1CI1）））……也可以由递推的方法得到一般公式：（CO）iS的逻辑表达式也可以进一步化简，这种化简只是看起来更简洁，但是实际电路未必节省资源。超前进位加法器提高的速度是用面积换来的。随着位数的增加，其电路复杂程度急剧加大。S= A B CI + A B CI + A B CI + A B CI = （AB+AB）CI+ (AB+AB)CI = (A⊕B)CI+(A⊕B)CI =A⊕B⊕CI超前进位加法器电路图电路图分析：设门G12的输出为X0，门G13的输出为Y0。X0=（ A0B0）（A0+B0）=（A0B0+A0B0+A0B0）（A0+B0）=A⊕BY0=CI0S0=A0⊕B0⊕CI0同理可得……