实验报告七 - 南昌大学实验报告.docVIP

南昌大学实验报告 学生姓名： 刘小忠 学号： 6102105088 专业班级： 电子054班 实验类型：□ 验证 □ 综合 □ 设计 □ 创新 实验日期： 200.12.26 实验成绩： 一、实验项目名称： 实验七 自动换档频率计设计 二、实验目的： 1.学习较复杂数字电路系统的设计。 2进一步学习状态机的设计。 3.深入掌握模块化设计思想的综合运用。 三、实验设计思路及可行性分析： a .设计要求： 设计一个4位十进制数码管显示的数字频率计，其测量范围为1~9999KHZ。具有4位显示，能自动根据7位十进制的结果，自动选择有效数据的高4位进行动态显示（即量程自动转换）。小数点表示是千位，即KHZ。 b.设计原理：—— 计时器法 根据频率的定义：单位时间内（1秒），周期信号重复的次数即为信号的频率。测定频率时，让待测信号作为计数时钟，并让计数器在1秒内计数，则计时器的终值即为该信号的频率。 c.设计思路： 本设计由以下几个模块构成：1.控制模块，2.计数模块，3.数据有效位截取模块，4. 锁存模块，5.扫描输出模块，各模块具体描述如下： 控制模块：它是本设计核心模块，用于控制整个设计何时计数及计数时长，何时锁存，何时计数器清零。它由一个模4的计数构成，计数基准CLK1时钟为2HZ周期为0.5秒， 当计数值为0和1 时，两计数值持续时间恰为1秒，控制技术上使能信号EN1有效，测出待测信号CLK2的频率。 当计数值为2时，使计数使能EN1无效，锁存模块使能信号EN2有效。 当计数值为3时，使计数器清零信号RST=’1’控制计数器清零。 鉴于该模块的重要性，将其关键代码写出，如下所示： P1:PROCESS(CLK,RST,CQI) ---- 模4计数器 BEGIN IF RST=1 THEN CQI=(OTHERS=0); ELSIF CLKEVENT AND CLK=1 THEN IF CQI3 THEN CQI=CQI+1; ELSE CQI=(OTHERS=0); END IF; END IF; CQ=CQI; END PROCESS P1; P2:PROCESS(CQI,CLK) -----控制模块的核心 BEGIN IF CQI/=11 THEN RST1=0; ----- 计数值为3时计数清零。 ELSIF CLKEVENT AND CLK=0 THEN RST1=1; END IF; CASE CQI IS WHEN 00=EN1=1;EN2=0; ----EN1=‘1’计数使能。 WHEN 01=EN1=1;EN2=0; WHEN 10=EN1=0;EN2=1; ----- EN2=‘1锁存使能。 WHEN 11=EN1=0;EN2=0; END CASE; END PROCESS P2; END ARCHITECTURE behav ; 2.计数模块:用7个模10的计数器级联，用于计待测信号的频率，计数时钟为待测信号。使能端EN和清零信号RST由控制模块控制。 3.数据有效位截取模块：接收由计数器送来的七个计数值Q6...Q0,截取四位作为有效位输出，截取原则如下： 当Q6/=0时，取Q6,Q5,Q4,Q3及小数点（0001）作为有效位输出；否则 当Q5/=0时，取Q5,Q4,Q3，Q2及小数点（0010）作为有效位输出；否则 当Q4/=0时，取Q4,Q3，Q2,Q1及小数点（0100）作为有效位输出；否则 取Q3，Q2,Q1,Q0及小数点（1000）作为有效位输出； 4.锁存模块：将由数据有效位截取模块送来的有效位及小数点，在基准时钟CLK1的下降沿时刻进行锁存，并送扫描输出模块。 5.扫描输出模块：将所存模块送入的数据进行扫描输出。 四、主要仪器设备及耗材： 微型计算机，Quartus II开发软件， EDA实验箱。 五、实验步骤： 1. 编写源程序： 分别编写各模块代码，并生成相应的原件，然后在顶层文件调用这各个模。用原理图法讲个模块正确地连接好 其模块图如下： 2.编译和波形仿真： 对源程序进行语句纠错和调试，（对于较复杂的设计，可以分别将对应模块建成工程文件，进行调试和仿真，正确无误后再用例化语句连接。）并对频率计工程进行波形仿真，以验证设计的正确与否。仿真波形如下： 待测信号频率为10 HZ时的仿真波形： b.待测信号频率为1 KHZ时的波形： c.待测信号频率为10 KHZ时的仿