大规模的习题.docVIP

大规模习题1111 1. 下面哪个是可以用verilog语言进行描述，而不能用VHDL语言进行描述的级别？（ A ） (A) 开关级 (B)门电路级 (C) 体系结构级 (D) 寄存器传输级 2.在verilog中，下列语句哪个不是分支语句？（ D ） (A) if-else (B) case (C) casez (D) repeat 3．下列哪些Verilog的基本门级元件是多输出（ D ） (A) nand (B) nor (C) and (D) not 4．Verilog连线类型的驱动强度说明被省略时，则默认的输出驱动强度为（ B ） (A) supply (B) strong (C) pull (D) weak 5.元件实例语句“notif1 #(1:3:4,2:3:4,1:2:4) U1(out,in,ctrl);”中截至延迟的典型值为（ B ）(A) 1 (B) 2 (C) 3 (D) 4 6．已知 “a =1b’1; b=3b001;”那么{a,b}＝（ C ） (A) 4b0011 (B) 3b001 (C) 4b1001 (D) 3b101 7.根据调用子模块的不同抽象级别，模块的结构描述可以分为（ABC ） (A) 模块级 (B)门级 (C) 开关级 (D) 寄存器级 8．在verilog语言中，a=4b1011，那么 a=（D ） (A) 4b1011 (B) 4b1111 (C) 1b1 (D) 1b0 9．在verilog语言中整型数据与（ C ）位寄存器数据在实际意义上是相同的。 (A) 8 (B) 16 (C) 32 (D)64 1．Verilog HDL语言进行电路设计方法有哪几种（8分） 1、自上而下的设计方法（Top-Down）2、自下而上的设计方法（Bottom-Up）3、综合设计的方法 2．specparam语句和parameter语句在参数说明方面不同之处是什么（8分）。 1、．specparam语句只能在延时的格式说明块（specify块）中出现，而parameter语句则不能在延时说明块内出现2、由specparam语句进行定义的参数只能是延时参数，而由parameter语句定义的参数则可以是任何数据类型的参数3、由specparam语句定义的延时参数只能在延时说明块内使用，而由parameter语句定义的参数则可以在模块内（该parameter语句之后）的任何位置说明程序设计（4题，共50分） 1. 试用verilog语言产生如下图所示的测试信号（12分） module signal_gen9(clk,in1,in2); output in1,in2,clk; reg in1,in2,clk; initial begin in1=0； in2=1; clk=0; end initial begin #15 in1=1 ； #10 in1=0; #5 in1=1; #10 in1=0; end initial begin #5 in2=0; #5 in2=1; #25 in2=0; end always begin #5 clk=~clk; end endmodule 2．试用verilog语言，利用内置基本门级元件，采用结构描述方式生成如图所示的电路（12分） module MUX4x1(Z,D0,D1,D2,D3,S0,S1); output Z; inout D0,D1,D2,D3,S0,S1; and u0 (T0, D0, S0bar, S1bar) , u1（T1, D1, S0bar, S1), u2 (T2, D2, S0, S1bar), u3 (T3, D3, S0, S1) , not u4 (S0bar, S0), u5 (S1bar, S1); or u6 (Z, T0, T1, T2, T3); endmodule 3. 试用verilog语言描述：图示为一个4位移位寄存器，是由四个D触发器（分别设为U1，U2，U3，U4）构成的。其中seri_in是这个移位寄存器的串行输入；clk为移位时脉冲输入；clr为清零控制信号输入；Q[1]~Q[3]则为移位寄存器的并行输出。（14分） module d_flop(q,d,clr,clk); output q; input d,clr,clk;