电子技术基础-6 普通版和非门参数测试和组合逻辑电路设计.pptVIP

* 实验：与非门参数测试与组合逻辑电路 一、逻辑门电路的主要参数及使用规则 二、实验目的 三、实验内容 四、组合逻辑电路的功能测试 五、数字电路组装与调试技术 六、实验的具体要求 七、实验注意事项 八、实验报告要求 一、逻辑门电路的主要参数及使用规则 TTL与非门电路的主要参数 TTL器件的使用规则 CMOS与非门电路的主要参数 CMOS器件的使用规则 TTL与非门电路的主要参数 静态功耗PD: PD ? 50 mW 输出高电平VOH : VOH ? 3.5 V，为逻辑1 输出低电平VOL : VOL ? 0.4 V，为逻辑0 扇出系数NO : NO ＞8 NO = IOL/IIS 平均传输延迟时间tpd : 直流噪声容限VNH和VNL : tPLH 50% 50% 50% 50% tPHL 输入 同相输出 tpd= (tPLH+tPHL)/2 tpd的数值很小，一般为几纳秒至几十纳秒。 指输入端所允许的输入电压变化的极限范围。 VNH= VSH –VON=2.4V-VIH(min) VNL= VOFF–VSL=VIL(min) -0.4V TTL与非门电路的主要参数 TTL器件的使用规则 电源电压+VCC: 只允许在+5V±10%范围内，超过该范围可能会损坏器件或使逻辑功能混乱。 电源滤波 TTL器件的高速切换，会产生电流跳变，其幅度约4mA～5mA。该电流在公共走线上的压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰。可在电源端并接1个100?F的电容作为低频滤波及1个0.01?F～0.1?F的电容作为高频滤波。 输出端的连接 不允许输出端直接接+5V或接地。除OC门和三态(TS)门外，其它门电路的输出端不允许并联使用，否则，会引起逻辑混乱或损坏器件。 输入端的连接 输入端串入1只1k?～10k?电阻与电源连接或直接接电源电压+VCC来获得高电平输入。直接接地为低电平输入。 或门、或非门等TTL电路的多余的输入端不能悬空，只能接地； 与门、与非门等TTL电路的多余输入端可以悬空(相当于接高电平)，但易受到外界干扰，可将它们接+VCC或与其它输入端并联使用，输入端并联时，从信号获取的电流将增加。 TTL器件的使用规则 电源电压+VDD: +VDD一般在+5V～+15V范围内均可正常工作，并允许波动±10%。 静态功耗PD : 约在微瓦量级。 输出高电平VOH : VOH≥VDD– 0.5V为逻辑1。 输出低电平VOL:VOL≤VSS+0.5V为逻辑0(VSS=0V)。 CMOS与非门电路的主要参数 CMOS器件的使用规则 电源电压+VDD:电源电压不能接反，规定+VDD接电源正极，VSS接电源负极(通常接地)。 输出端的连接：输出端不允许直接接+VDD或地，除三态门外，不允许两个器件的输出端连接使用。 输入端的连接：输入信号Vi应为VSS≤Vi≤VDD，超出该范围会损坏器件内部的保护二极管或绝缘栅极，可在输入端串接一只限流电阻(10～100)k?； 多余的输入端不能悬空，应按逻辑要求直接接+VDD或VSS(地)。 二、实验目的 学会使用TTL逻辑电路芯片； 掌握组合逻辑电路的功能测试方法； 学会简单组合电路的设计方法。 三、实验内容 测量TTL与非门输出高、低电平;（图5.16.1、图5.16.2） 测量门传输延迟时间；（图5.16.5 ） 测量TTL与非门电压传输特性; （图5.16.7 ） 设计并组装一个“大小比较器”，测试其逻辑功能（静态、动态）； OC门应用实验（选做）。 四、组合逻辑电路的功能测试 静态测试 （1）验证逻辑功能，即核对真值表； （一定要学会用示波器测试输入、输出的高低电平） 数据开关 （2）测试输出逻辑电平 四、组合逻辑电路的功能测试 动态测试 — 加入频率较高的信号（正方波），验证逻辑功能（波形关系，如反相等）； — 检查有无竞争冒险，测量传输延时。 Y A B 示波器 (正方波） 1 五、数字电路组装与调试技术 1．画逻辑电路图 图5.17.3 ?工程图纸 ?最简标准 芯片种类最少 芯片数量最少 ?转换问题 引脚号 五、数字电路组装与调试技术 图5.17.3 ?转换问题 1．画逻辑电路图 五、数字电路组装与调试技术 TTL与非门多余输入端处理：接+5V、并联 、悬空 ?最简电路 1．画逻辑电路图 CMOS门电路的任何输入端都不能悬空!!! 4000系列、74HC系列为CMOS门电路 五、数字电路组装与调试技术 2．组装、连接线路 3. 调试（查故障）方法 信号寻迹法（跟踪） 0 0 0 0 例：RYG=000 应该有L=1 1 1 1 0 五、数字电路组装与调试技术 1. 测量TTL与非