内嵌式微处理器之可程式化晶片系统.docVIP

內嵌式微處理器之可程式化晶片系統(SoPC Development System) 前言 Altera近年來在PLD晶片之閘數量和繞線技術上改善良多，不僅於晶片內建硬體的DSP 模組、高容量的記憶體區塊外，更為因應晶片系統(System On a Chip，SoC)的可行性日趨成熟，而發展出許多SoC架構的MPU周邊，甚將32位元的ARM922T 微處理器(Micro Processor Unit,MCU)直接嵌入PLD晶片內部。對於SoC的系統開發上，是相當有利的一項驗證平台。 Excalibur即是Altera公司的可程式嵌入式微處理器邏輯產品，具有功率管理、系統可配置性和靈活性等特點。從物理結構方面來看，單個Excalibur元件上包含了AHB的多重匯流排結構、可重複配置的記憶體映射(memory mapping)、單埠RAM、雙埠RAM、30萬閘的標準單元區域、嵌入式微處理器IP核心和百萬閘的APEX 20KE PLD，晶片上的電晶體總數達到了8千多萬。其中Excalibur嵌入式微處理器核心IP，包括基於ARM的Hard IP嵌入式微處理器與Nios Soft IP嵌入式微處理器。本文將以基於ARM的Hard IP嵌入式微處理器為主要說明。本文所討論的內容主題如下： Excalibur內嵌式微處理器介紹 Excalibur元件概述 內嵌式微處理器設計流程 基於ARM922T-EPXA1/EPXA10開發驗證平台簡介 結論 1. Excalibur內嵌式微處理器介紹 Altera的Excalibur系列元件，其內嵌的微處理器為ARM922T。此ARM922T微處理器，屬於ARM9TDMI微處理器家族成員之一。它是一款基於哈佛快取架構（內含有8位寬度之8K指令快取(instruction cache)及8K資料快取(data cache))之微處理器。有完全的記憶體理、高效能及低功率消耗面積(Die size)小的特點。ARM922T有兩種指令集架構：32位元的ARM指令集與16位元的Thumb指令集，允許使用者在資料處理效能的提昇上或節省程式記憶體之間取得平衡。ARM922T在與外部記憶體系統的信號連接面，支援雙向或單向的匯流排資料溝通。亦可支援協同微處理器(coprocessor)的控制、資料傳 圖1、Excalibur Embedded Processor ARM922T方塊結構圖 輸、編輯指令及交握協定(handshake protocol)等功能，提供使用者擴充多個高速協同微處理器之軟/硬體。在匯流排控制上採用5個層級的管線式(Pipeline)架構，包含：指令抓取(fetch)，指令讀取和解碼(decode)，指令執行(execute)，記憶體讀取(memory read)和執行結果寫入(write)。上圖1所示為Excalibur Embedded Processor ARM922T方塊結構圖。 2. Excalibur元件概述 Excalibur系列產品共包含三個元件，EPXA1、EPXA4及EPXA10元件。此三種元件除了在元件內部所提供的單埠記憶體、雙埠記憶體以及可程式邏輯元件閘的容量不同外，在元件架構上均雷同。目前此類的內嵌式微處理器PLD元件如EPXA10元件，最大可提供256k bytes單埠記憶體、128k bytes雙埠記憶體以及1,000,000閘供使用者規劃，請參考下圖2及表1所示。  圖2、Excalibur系列元件之資源區塊 表1、Excalibur元件使用資源 為了有效地將這些外部開發的微處理器與可程式邏輯元件加以整合，Excalibur採用了一條嵌入式矽“狹帶”(stripe)和複雜的多匯流排結構。這裏的“狹帶”有別於正常的PLD區域，是指沿著Excalibur晶片之其中一內側所定製的內嵌邏輯區域。然而將“狹帶”和PLD之周邊元件分隔開來是有必要的，因為這兩塊區域的設計和佈局方法完全不同。 圖3、Excalibur系統架構圖 在功能結構上，Excalibur元件由4個AMBA AHB區域組成，兩個區域座落於“狹帶”內，而另外兩個區域則提供用於連接PLD部份的標準介面。為了能在單塊可程式PLD晶片上提供一個完整的系統，在核心結構中還整合了大量的周邊元件，諸如EPXA10元件整合了ARM922T微處理器，包括記憶體管理功能的32位元ARM9TDMI、8k bytes指令緩衝記憶體、8k bytes資料緩衝記憶體以及便於系統除錯的內嵌追蹤(trace)模組。 除了微處理器外，“狹帶”區域內還包含： 1. 多個單埠SRAM和雙埠SRAM。單埠SRAM容量可達256kbytes，雙埠SRAM容量可達128k