5-集成计数及其应用.doc

实验五 集成计数器及其应用 一、实验目的 1、掌握计数器的基本原理。2、学习集成计数器的应用。 二、实验用元器件 计数器：74LS160×2，74LS161×1，74LS191×1，74LS390×1 与非门74LS00×1，非门74LS04×1，四2输入与门74LS08×1，二4输入与非门74LS20×1 译码器（74LS47/48）、数码管各2个 三、预习与设计要求 1、复习译码和显示电路的工作原理。 2、预习集成计数器74LS160、74LS161、74LS191、74LS390逻辑功能及使用方法，熟悉各种进制计数器转换的原理。(测试各芯片的计数、清零、置数、使能及进位功能是否正常)，输出接发光二极管或用数码管显示。（必须在进入实验室之前完成） 3、结合实验内容中的1、2、3，在进入实验室之前都要绘出逻辑电路图和状态转换图，逻辑电路图中注明所用芯片的引脚编号。 （20） 四、实验内容（任选3项得60分，全部完成得80分） 1、采用用置数法，用74LS160或74LS161设计一个6进制的计数器，预置数自己设计，输出接到译码显示电路。观察电路的计数过程。 2、用74LS390分别设计十进制计数器。输出用数码管显示。 3、设计一个24进制加法计数器（所用芯片不限）。输出用数码管显示。 五、实验报告 1．实验目的、器材、内容；2. 画出实验电路图，简述原理(重点说明反馈控制)；3．根据实验结果，绘制状态图，辅以必要的文字说明；4．总结计数器设计和使用的体会。 附录： 1、74LS160、74LS161芯片引脚图及功能表 ①异步清零：当＝0时，Q 0＝Q1＝Q2＝Q3＝0。?②同步预置：当＝0时，在时钟脉冲CP上升沿作用下，Q 0＝D0，Q1＝D1，Q2＝D2，Q3＝D3。?③锁存：当使能端时，计数器禁止计数，为锁存状态。? ④计数：当使能端EP＝ET＝1时，为计数状态。 74LS160、74LS161的逻辑功能表 时钟CP 异步清除 同步置数 EP ET 工作状态 × 0 × ×× 置零 ↑ 1 0 ×× 预置数 × 1 1 0 1 保 持 × 1 1 × 0 保持（但C=0） ↑ 1 1 1 1 计 数 2、74LS390芯片引脚图及功能表 74LS390芯片内有两组计数器，每组计数器中有两个计数器（一个二进制、一个五进制），共有4个计数器。它们可以单独计数，清零信号是共用的，异步清零高电平有效，即RD=1清零。A、B为时钟脉冲信号入端，ＱDＱCＱBＱA为输出端。该计数器可以根据不同的输入与输出的选择组成三种进制的计数器。 1）二进制计数器：A端输入脉冲信号，QA端输出。 2）五进制计数器：B端输入脉冲信号，QD、QC、QB输出。 3）十进制计数器：有两种方法可以组成十进制计数器。 ① 一种是8421码加权计数器：QA与B连接，A端输入脉冲信号，QD、QC、QB、QA输出。 ② 一种是5421码加权计数器：在实现五进制计数器工作的状态下，将QD输出信号再反馈送入A端做二进制计数器脉冲信号，这时，B端输入脉冲信号，QA、QD、QC、QB就构成了5421码十进制计数器输出。 3、74LS191芯片引脚图及功能表 由功能表可知74LS191中实现加减计数是由 信号控制。74LS191称为单时钟控制。 从功能表看出，集成的4位二进制同步可逆计数器74LS191具有同步可逆计数功能、异步并行置数功能和保持功能。74LS191没有专用的清零输入端，可通过D0-D3异步并行置入数据0000来实现输出清零功能。 主要在多个可逆计数器级联时使用，表达式 当 , 时, , 由 端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。 74LS160、74LS161引脚图