数电 时逻辑电路.ppt

第六章 时序逻辑电路 时序逻辑电路 同步时序逻辑电路 （Synchronous Sequential Logic Circuit） 所有的触发器共用一个时钟源 异步时序逻辑电路 （Asynchronous Sequential Logic Circuit） 按照输出信号的特点： 米里Mealy：输出状态不仅与存储电路的状态有关，还与输入有关。 摩尔Moore：输出状态仅与存储电路的状态有关。 6.1 概述 一、时序逻辑电路的特点 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加 2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出 二、时序电路的一般结构形式与功能描述方法 可以用三个方程组来描述： 三、时序电路的分类 1. 同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后 2. Mealy型和Moore型 Mealy型： Moore型： 6.2 时序电路的分析方法 6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。 一般步骤： ①从给定电路写出存储电路中每个触发器的驱动方程 （输入的逻辑式），得到整个电路的驱动方程。 ②将驱动方程代入触发器的特性方程，得到状态方程。 ③从给定电路写出输出方程。 例： 6.2.2 时序电路的状态转换表、状态转换图、状态机流程图和时序图 一、状态转换表 二、状态转换图 四、时序图 例2： （4）画次态卡诺图 *6.2.3 异步时序逻辑电路的分析方法 各触发器的时钟不同时发生 例： 6.3 若干常用的时序逻辑电路6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器 由N个触发器组成，可存放一组N位二 值代码。 ②只要求其中每个触发器可置1，置0。 例1： 例2：用维-阻触发器结构的74HC175 二、移位寄存器（代码在寄存器中左/右移动） 具有存储+移位功能 实例：74LS194A，左/右移，并行输入，保持，异步置零等功能。 6.3.2 计数器 用于计数、分频、定时、产生节拍脉冲等 分类：按时钟分--同步、异步； 按计数过程中数字增减分--加、减和可逆； 按计数器中的数字编码分--二进制、二-十进制 和循环码… 按计数容量分--十进制，六十进制… 1、同步二进制计数器 ①加法计数器 原理：根据二进制加法运算规则可知,在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。 若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： 器件实例：74161 ②减法计数器 原理：根据二进制减法运算规则可知, 在多位二进制数末位减1，若第i位以 下皆为0时，则第i位应翻转。 若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： ③同步加减计数器 b.双时钟方式：74LS193（采用T触发器，即T=1） 小结（1）： 74161：4位同步二进制加法计数器， 具有异步清零、同步预置数功能； 74LS191：单时钟同步十六进制加/减计数器， 具有异步预置数功能； 74LS193：双时钟同步十六进制加/减计数器， 具有异步清零、异步预置数功能。 ①加法计数器 基本原理：在四位二进制 计数器基础上修改，当计到 1001时，则下一个CLK电路 状态回到0000。 器件实例：74160 ②减法计数器 基本原理：对二进制减 法计数器进行修改，在 0000时减“1”后跳变为 1001，然后按二进制减 法计数就行了。 二、异步计数器 1. 二进制计数器 ①异步二进制加法计数器 在末位+1时，从低位到高 位逐位进位方式工作。 原则：每1位从“1”变“0” 时，向高位发出进位， 使高位翻转 在末位-1时，从低位 到高位逐位借位方式 工作。 原则：每1位从“0”变“1” 时，向高位发出进位， 使高位翻转 2、异步十进制加法计数器：二－五－十进制异步计数器74LS290 三、任意进制计数器的构成方法 用已有的N进制芯片，组成M进制计数器，是常用的方法 1.N M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法 例：将十进制的74160接成六进制计数器 例：将十进制的74160接成六进制计数器