Protel DXP原理图与PCB设计 第9章 DRC检查、报表生和信号完整性分析.ppt

Protel DXP原理图与PCB设计 第9章 DRC检查、报表生和信号完整性分析.ppt

  1. 1、本文档共138页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Protel DXP原理图与PCB设计 第9章 DRC检查、报表生和信号完整性分析

第9章 DRC检查、报表生成 和信号完整性分析 9.1设计规则检查(DRC) 有些设计人员提出这样一种看法:如果PCB板的布局和布线操作都是由系统自动完成的,那么则没有必要进行DRC检查;如果在PCB板的布局和布线操作中进行了手工操作,那么则非常有必要进行DRC检查。虽然这个观点是非常有道理的,但是在PCB板设计过程中,设计人员不可避免地要进行一些手工调整操作,因此这里建议读者养成良好的设计习惯:PCB板设计完成后,设计人员一定要进行PCB板的DRC检查。 在PCB编辑器中,首先打开前面设计的PCB文件;然后执行菜单命令【Tools】→【Design Rule Check】,这时将会弹出如图9-1所示的设计规则检查对话框。不难看出,设计规则检查对话框中主要包括“Report Options”和“Rules To Check”两项内容。 (1)“Report Options”选项 “Report Options”选项的主要功能是用来设置以报表的形式生成规则检查结果的各个选项。在对话框右侧的【DRC Report Options】区域中,可以看出它包括4个复选框和一个输入栏。这些复选框和输入栏的具体意义如下所示: “Create Report File”复选框:用来设置是否生成DRC检查报告文件。如果选中该复选框,那么则生成DRC检查报告文件;否则不生成报告文件。 “Create Violations”复选框:用来设置是否显示设计规则违反信息。如果选中该复选框,那么则显示设计规则违反信息;否则不显示违反信息。 “Sub-Net Details”复选框:用来设置是否检查PCB板中的子网络。如果选中该复选框,那么进行DRC检查时将会一起检查子网络;否则不检查子网络。 “Internal Plane Warnings”复选框:用来设置DRC检查时是否给出内层警告信息。如果选中该复选框,那么检查后将会给出内层警告信息;否则不给出警告信息。 违反规则次数输入栏:用来设置DRC检查时违反设计规则的具体次数。如果DRC 检查时违反违反设计规则的次数达到了输入值,那么系统将会停止DRC检查;否则将会继续进行DRC检查。 (2)“Rules To Check”选项 “Rules To Check”选项的主要功能是用来设置是采用在线方法(Online)进行设计规则检查还是在设置设计规则时一并(Batch)进行检查。在这个选项的对话框中,左侧的区域列出了要进行检查的设计规则名称以及它所属的规则种类,右侧的区域则用来设置是进行“Online”检查还是“Batch”检查,如图9-2所示。 对“Report Options”和“Rules To Check”两项内容按照DRC检查的具体要求设置完毕后,然后单击 按钮即可对设计的PCB板进行DRC检查。DRC检查结束后,系统将会自动生成一个“Mydesign.DRC”的DRC检查报告文件,这个报告文件将会给出所进行的所有设计规则的检查情况,如图9-3所示。 在DRC检查报告文件中,系统将会逐项给出各个设计规则的检查情况。一般来说,报告文件中各项设计规则检查的书写格式为: Processing Rule:设计规则名称 Constraint 约束条件 Violation 违反设计规则的具体信息 … … Violation 违反设计规则的具体信息 Rule Violations: 数目 在图9-3所示的DRC检查报告文件中,设计人员可以看到有6项违反线宽设计规则的信息,这6条信息分别为: Processing Rule : Width Constraint (Min=10mil) (Max=10mil) (Prefered=10mil) (All) Violation Track (3240mil,5780mil)(3240mil,6510mil) Top Layer Actual Width = 20mil Violation Track (3480mil,6830mil)(3585.75mil,6830mil) Top Layer Actual Width = 20mil Violation Track (3250mil,6510mil)(3480mil,6510mil) Top Layer Actual Width = 20mil Violation Track (3100mil,6620mil)(3240mil,6510mil) Top Layer Actual Width = 20mil Violation

文档评论(0)

qiwqpu54 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档