EDA课程提纲.docVIP

EDA 课程提纲 （2009 --- 2010学年第2 学期） 级别：2007 学院：电子信息工程学院 专业：通信 班级：1/2班 一、教师信息： 授课教师 电话 E-mail 办公室 答疑时间 陈杨cy_yzhy@126.com 6207 周三7、8节 二、课程性质：公共必修，公共选修，专业必修，专业选修（请在对应选项上画圈） 三、课程目标 知识要求： 总体目标：掌握VHDL的基础知识、编程技巧和使用方法，以及EDA技术相关的基本知识； 具体目标： 了解EDA技术、HDL硬件描述语言和设计工具QuartusII，清楚其设计流程； 了解可编程逻辑器件（PLD）的结构、工作原理和相关的编程下载技术； 掌握VHDL语言现象和语句规则，掌握VHDL程序的基本结构和设计特点； 掌握QuartusII的基本设计流程；LPM模块、SignalTapII的使用方法；掌握原理图设计方法； 掌握Moore、Mealy状态机的设计方法及其区别； 掌握VHDL顺序、并行、属性描述语句及其用法； 掌握VHDL结构、文字规则、数据类型、库、程序包、子程序、操作符等的用法； 了解常用CPLD、FPGA器件的基本特性；掌握常用EDA软件QuartusII的使用；通过实验操作，掌握利用EDA技术设计数字系统的基本方法。 能力要求： 总体目标：掌握现代数字系统的设计思想和方法，具备动手设计简单电子系统的能力； 具体目标： 清楚并掌握QuartusII的文本/图形输入、创建工程、编译、仿真、引脚锁定、编程下载、执行等操作环节； 掌握VHDL语句规则，VHDL程序的基本结构； 理解时序电路的设计，信号的定义，并行结构的理解，进程的启动； 掌握QuartusII的基本设计流程，LPM模块、SignalTapII的使用方法，原理图设计方法； 理解SignalTapII的操作步骤； 掌握Moore、Mealy状态机的设计； 理解状态机的作用和应用，以及不同状态转换中的输入/出信号的设计； 掌握VHDL顺序、并行、属性描述语句及其用法； 理解IF语句、CASE语句、WHEN...ELSE、WITH...SELECT...WHEN四个语句的特点（顺序、并行）以及相互转化，VHDL语句的仿真、综合特性； 掌握VHDL结构、文字规则、数据类型、库、程序包、子程序、操作符等的用法； 理解函数、过程的区别（格式、数据对象、端口模式、执行）； 四、重点内容： QuartusII的文本/图形输入、创建工程、编译、仿真、引脚锁定、编程下载、执行等操作； 组合、时序电路的描述； 加法器的设计； 进程语句的理解； LPM模块、SignalTapII的使用； Moore、Mealy状态机的设计； IF语句、CASE语句、WHEN...ELSE、WITH...SELECT...WHEN四个语句； Wait语句、元件例化语句、参数传递映射语句； 重载函数、函数、过程的使用； 五、预前知识： 《电路分析基础》、《模电》、《数电》 六、学时、学分：80学时，5学分（其中讲课学时：64，实验学时：16） 七、教学进度： 周次 内 容 讲授时数 练习或实践时数 合计 1 第一章、概述 第二章、PLD硬件特性 4 4 2 第三章、VHDL基础 3.1、VHDL基本语法 3.2、时序电路描述 实验1 4 2 6 3 3.3、全加器的VHDL描述 3.4、计数器设计 4 4 4 3.5、一般计数器的VHDL设计方法 3.6、数据对象 实验2 4 2 6 5 3.7、IF语句概述 3.8、进程语句归纳 4 4 6 3.9、并行赋值语句 3.10、三态电路 3.11、仿真延时 实验3 4 2 6 7 第四章、QuartusII使用 第五章 5.1、状态机设计相关语句 4 4 8 5.2、Moore状态机 5.3、Mealy状态机 实验4 4 2 6 9 5.4、状态编码 5.5、非法状态处理 4 4 10 第七章、VHDL语句 7.1、顺序语句 实验5 4 2 6 11 7.2.1 -- 7.2.5 并行语句 4 4 12 7.2.6 – 7.2.10 并行语句 实验6 4 2 6 13 7.3、属性描述与定义语句 4 4 14 第八章、VHDL结构 8.1 -- 8.3.4 实验7 4 2 6 15 8.3.5 –8.3.8 子程序 8.4、库 8.5、程序包 4 4 16 8.6、VHDL配置 8.7、VHDL文字规则 8.8、数据类型 8.9、操作符 实验8 4 2 6 17 总复习 18