数字电子电路设计报告.docVIP

《数字电子电路》课程设计 题目：简单数字计时器的设计 任务与要求： 设计一个具有如下功能的简易计时器，具体要求如下： 1、具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00-23）； 2、具有手动校时，校分的功能； 3、用74系列中小规模集成器件去实现； 4、输入时钟信号为1MHz； 5、使用可编程逻辑器件和MAX+PLUSⅡ软件，用图形输入方法，通过编译、仿真、综合，并下载到相应芯片中。最后在实验箱上验证结果； 6、在数字实验箱上用中小规模集成电路构造该简易计时器。 总体方案设计 通过对给定的标准时基脉冲进行分频，产生标准的1HZ的时钟信号，对该信号进行计时，分别产生秒、分、时，并将秒、分、时的BCD代码进行译码显示，形成一个电子计时器，同时加上相应电路，能够对分和时信号进行校正。 （1）主要电路图 1s （2）系统的工作原理： 由振荡器产生高稳定的高频脉冲信号，作为数字钟的时间基准（系统时钟），再经分频器输出标准秒脉冲信号。秒计数器计满60后向分计数器进位，分计数器计满60后重新开始计时。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校分。 （3）原理框图（见手写纸） 计算机模拟仿真 使用可编程逻辑器件和MAX+PLUSⅡ软件，用图形输入方法，通过编译、仿真。 下面是各单元电路的设计方案及原理说明 （1）设计思路 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。 （2）振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。 在这里我们选用由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，输出振荡频率v0＝1KHz的脉冲，电路参数如下图所示。 （3）分频器的设计 选用3片中规模集成电路计数器74LS90可以完成分频功能。因为每片为1／10分频，3片级联则可获得所需要的频率信号，即第1片的Q3端输出频率为100HZ，第2片的Q3端输出为10Hz，第3片的Q3端输出为1Hz。分频电路如下图所示： （4）分秒计数器的设计 分和秒计数器都是模M=60的计数器，其计数规律为：00-01-…-58-59-00…选74LS92作十位计数器，74LS90作个位计数器。再将它们级联组成模数M=60的计数器。分秒计数电路如下： 74LS90的原理图如下： 74LS92的原理图如下： （5）校时电路的设计 当数字钟接通电源或者计时出现误差时，需要校正时间(或称校时)。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分钟的校时，当按键按下后与非门U4D的4号引脚输入低电平，与非门U4A的8号引脚输出一个下降沿脉冲，触发分计数器计数，从而实现校分功能。下图为校分电路： （6）显示电路的设计 采用三块74LS48芯片，分别将分十位、个位，秒十位的计数器输出译码，然后经数码管显示，秒个位计数器74LS90的Q0端直接接一个发光二极管，用闪烁表示。 五、下载并验证 模拟仿真结果正确后，结合实验箱，设置各输入、输出端，指定下载芯片，重新编译。编译结果正确后下载到相应芯片中（EPM7128LC84-15）。 五、实验验证 在实验箱上构造电路 实验用的元件清单 最终实现的电路（见打印稿） 3、电路的调试过程 在电路板做好以后，我们进行测试，发现分、秒显示正常，但是按键校正分钟的时候出现不稳定的情况，然后我们把和按键并联的电容换成大电容后，按键就能正常的实现校分功能了。 实验结果及分析 电容起滤波作用，电容大小不够就不能就好的消除按键的抖动现象 总结与体会 经过长达两个星期的设计与思考，最终在EWB上完成了数字钟的模拟。其间遇到了许多问题，但最后都一一得到解决。现将心得体会总结如下： 设计初期要考虑周到，否则后期改进很困难。应该在初期就多思考几个方案，进行比较论证，选择最合适的方案动手设计。总体设计在整个设计过程中非常重要，应该花较多的时间在上面。 方案确定后，才开始设计。设计时，多使用已学的方法，如列真值表，化简逻辑表达式，要整体考虑，不可看一步，做一步。在整体设计都正确后，再寻求简化的方法。 在设计某些模块的时候无法把握住整体，这时可以先进行小部分功能的实现，在此基础上进行改进，虽然可能会多花一些