课程设计 数字电子钟.pptVIP

数字电路设计课题 数字电子钟 【5-27】 用D触发器设计一个六进制同步计数器。 (1)原始状态转换图 （逻辑抽象） S0 S1 S2 S5 S4 S3 0 0 0 0 0 1 (2)状态分配 取二进制自然码顺序 得到状态转换图。 000 001 010 101 100 011 0 0 0 0 0 1 000 001 010 101 100 011 0 0 0 0 0 1 (3)求方程 Q2 Q1Q0 00 01 11 10 0 1 XXX/X 100/0 101/0 000/1 011/0 001/0 010/0 XXX/X 填次态卡诺图 Q2 Q1Q0 00 01 11 10 0 1 XXX/X 100/0 101/0 000/1 011/0 001/0 010/0 XXX/X Q2 Q1Q0 00 01 11 10 0 1 X 1 1 0 0 0 0 X 选用D触发器 Q2 Q1Q0 00 01 11 10 0 1 XXX/X 100/0 101/0 000/1 011/0 001/0 010/0 XXX/X Q2 Q1Q0 00 01 11 10 0 1 X 0 0 0 1 0 1 X Q2 Q1Q0 00 01 11 10 0 1 XXX/X 100/0 101/0 000/1 011/0 001/0 010/0 XXX/X Q2 Q1Q0 00 01 11 10 0 1 X 0 1 0 1 1 0 X * 电子技术 数字电路部分 课程设计 数 字 电 子 钟 题目 ：数字电子钟 设计要求： 1、设计一个具有“时”、“分”、“秒”的十进制数字显示（“时”从00~23）的电子钟。 2、具有校时功能。 3、用中、小规模元件实现所选定的电路。 4、画逻辑电路图并写出设计总结报告。 　５、要求画出的逻辑电路图和写出的设计总结报告字、图清楚整洁。 数字电路设计课题 1、数字电子钟的基本原理： 数字电子钟一般由振荡器、分频器、译码器、显示器、校时几部分组成。这些电路都是数字电路中应用最广的基本电路 。 数字电子钟的基本框图 振荡器产生的时标信号送到分频器，分频器将时标信号分频成每秒一次的方波作为秒信号。 “秒”的显示电路由两级计数器和译码器组成的六十进制计数电路实现。 “分”的显示电路与“秒”的相同。 “时”的显示电路由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由六位数码管显示器显示。 （1）脉冲产生电路 秒脉冲产生电路由振荡器和分频器构成。振荡器由门电路构成的对称式多谐振荡器、环形振荡器以及由施密特触发器构成的多谐振荡器、石英晶体振荡器等多种类型。 去分频器产生秒脉冲 f 的数值 报告中只选一种电路 并说明选择理由 图10.4.13 报 告 中 只 选 一 个 振 荡 电 路 常用振荡器为石英晶体振荡器，它的谐振频率为32768Hz（或1MHZ），经过分频电路，便可得到频率为1 Hz的秒脉冲信号。 CP 计数输入 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D LD C D 0 D 1 D 2 D 3 1 进位输出 1 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D LD C D 0 D 1 D 2 D 3 1 10分频 100分频 （2）分频器 1000000HZ/10=100000/10=10000/10=1000/10=100/10=10/10=1HZ ①石英晶体振荡频率为1MHZ时 CP 计数输入 Q 0 Q 1 Q 2 Q 3 EP CP 74161 ET R D LD C D 0 D 1 D 2 D 3 1 进位输出 1 Q 0 Q 1 Q 2 Q 3 EP CP 74161 ET R D LD C D 0 D 1 D 2 D 3 1 16分频 256分频 (2)分频器 32768HZ/16=2048HZ/16=128HZ/16=8HZ/8=1HZ ②石英晶体振荡频率为32.768KHZ时 秒脉冲 2HZ(0.5S) 1HZ(1S) 报 告 中 只 选 一 种 电 路 振荡、分频一体电路CC4060 （3）计数器 来自分频器的秒脉冲先经过校时电路，然后到秒计时电路的个位。秒的进位再进校时电路，由校时电路出来进分计数器的个位，以此类推。 “秒”、