多功能等精度率计的设计毕业答辩.pptVIP

毕业答辩 课题：多功能等精度频率计的设计 答辩人：张祝平 学号班级：光信息10-3班 指导老师：杨蕾 答辩内容 1 课题背景及研究意义 2 设计原理 3 设计方案 4 顶层设计与总体分析 5 致谢 1 课题背景及研究意义 频率计是现代非常重用的测量仪器。 目前市面上频率计都是基于脉冲计数的数字频率计，具体的设计方法也有很多。频率计的各项指标不断提高，功能不断完善。 不仅实现频率的等精度测量，还能实现周期、脉宽、占空比的测量。 开发更快捷，设计更简单。 2 设计原理 等精度测频原理：在实际闸门时间内，同时对被测信号和标准信号进行计数，计数值分别为Nx,Nc。设被测信号频率为Fc，则Fx=Fc*（Nx/Nc）。 脉宽测量方法：在正负脉宽时间里对标准信号计数，若计数值为Nc，则脉宽Tw=Nc*Tc。 占空比测量方法：正脉宽的计数值除以正负脉宽计数值之和即可，即Nc1/(Nc1+Nc2)。 具体设计指标 3 设计方案 3.1 频率计控制与计数模块的设计 3.1.1 校验与测量功能选择模块 3.1.2 频率/周期测量控制模块 3.1.3 脉宽/占空比测量控制模块 3.1.4 计数模块 3.1.5 计数器二双频率切换模块 计数器二的计数值在频率/周期测量和脉宽/占空比测量时都需要参与计算，为了区别和准确的计算测量，就设计此模块来实现切换。测频/周期时输出CLK2；测脉宽/占空比时输出FSTD。 3.2 频率计数据处理模块的设计 这3个子模块逻辑关系图如下所示。 3.2.1 数据处理选择模块 设计这个模块就是为乘法、除法的运算做准备，使能够正确地实现各功能的测量。其端口图如右上图所示。 以测频为例，来说明它的功能。 3.2.2 乘法器模块 3.2.3 除法器模块 3.3 显示模块的设计 这3个子模块的逻辑关系如下所示。 3.3.1 BCD码转换模块 3.3.2 数码管动态扫描模块 3.3.3 解码器 4 顶层设计与总体分析 频率/周期测量功能的验证 脉宽测量功能的验证 占空比测量功能的验证 设计指标的实现情况 能够实现0.1Hz～420MHz范围的测频。 能够实现0.01us～43s范围脉宽测量， 测量精度0.01us 能够实现1%～99%的占空比测量。 5 致谢 　 在毕业论文完成之际，我想对大学4年里的老师和同学们表示衷心的感谢。感谢他们在这4年里对我的帮助和关心。也感谢各位参加答辩的老师.特别是要感谢我的毕业设计指导老师杨蕾老师，为我的毕业设计和论文提出了不少建议，使我能够顺利地完成毕业设计和论文。感谢！ 测频范围0.1Hz～70MHz 脉宽测试范围0.1u s～1s 测试精度0.01us 占空比 测试范围1％～99％。 32位计数器 100MHZ标准 频率 总体设计方案如下图所示 频率计 控制与 计数模 块 频率计 数据 处理 模块 显示 模块 标准信号 被测信号 顶层设计 校验与控制功能选择模块 频率/周期测量控制模块 脉宽/占空比测量控制模块 计数模块 计数器二双频率切换模块 各子模块的逻辑关系如下所示 设计思想：利用一个与门来实现 设计思想：结合触发器和逻辑门来实现 数据处理选择模块 乘法器模块 除法器模块 Fx=Fc*（Nx/Nc） Tw=Nc*Tc Nc1/(Nc1+Nc2) 乘法器利用固化在FPGA器件内部的乘法器来实现，可以直接在VHDL中使用实现乘法功能，实现有/无符号数的乘法运算。 除法器是利用一个FOR-LOOP循环语句来实现，利用减法来实现除法。 BCD码转换模块 数码管动态扫描模块 解码器模块 设计思想：将二进制数从高到低与权重相减，再结合状态机，就可以实现该模块的设计 设计思想：利用两个进程（PROCESS）就可以实现数码管的动态扫描。器端口图和仿真结果如右图所示。 设计思想：根据共阴极数码管显示原理进行设计。利用一个CASE语句来实现。其端口图和仿真结果如右图所示。 将各模块连接起来后得到顶层设计图如下所示。 图中，SEG[6..0]的输出按顺序显示十进制数2、0、0、0、6、5、1、0、4，即约200MHZ 图中，SEG[6..0]按顺序输出的是0、0、0、0、0、0、0、1、0，即10ns。 图中，输出Z[31..0]是100，YUSHU[31..0]是99，占空比为99%。 Fx=Fc*（Nx/Nc） Tw=Nc*Tc Nc1/(Nc1+Nc2)