10-11微机原理与应用14.ppt

第6章 微处理器外部特性 6.1 8086的引脚信号 6.1.1 地址/数据信号 6.1.2 读写控制信号 6.1.3 其他控制信号 6.2 8086的总线时序 6.2.1 写总线周期 6.2.2 读总线周期 6.3 奔腾微处理器引脚和时序 6.3.1 引脚定义 6.3.2 总线周期 6.4 微机系统总线 6.4.1 微机总线技术 6.4.2 ISA总线 6.4.3 PCI总线 微型计算机系统硬件结构 1. 微处理器 2. 存储器 3. I/O接口和I/O设备 4. 系统总线 处理器总线 数据总线（DB：Data Bus） 处理器与存储器或外设交换信息的通道 个数（条数）是一次能够传送数据的二进制位数 地址总线（AB：Address Bus） 指定存储器或外设的具体单元 个数反映访问的主存储器容量或外设范围 控制总线（CB：Control Bus） 控制处理器数据传送等操作 引脚信号 信号的功能 用英文单词或英文缩写表示引脚名称 信号的流向 微处理器输出到外部，从外部输入到微处理器内部 有效方式 低电平有效，高电平有效，上升沿或下降沿有效 高电平和低电平都有效 三态能力 高阻状态放弃对引脚的控制 其他设备控制该引脚 总线信号图形表示 单一信号 用单线表示，实线高低表示电平高低，虚线表示状态任意； 成组信号 用高低双线表示，两线交叉表示成组信号改变。双线变为一条居中横线表示输出高阻状态。 总线复用 同一引脚在不同时刻具有不同功能 8086的数据总线和地址总线 AD15～AD0（Address/Data） 地址/数据分时复用引脚，共16个引脚 单向输出地址总线，双向数据总线，三态输出 8086的数据总线和地址总线 AD15～AD0（Address/Data） 地址/数据分时复用引脚，共16个引脚 单向输出地址总线，双向数据总线，三态输出 A19/S6～A16/S3（Address/Status） 地址/状态分时复用引脚，4个三态输出信号 输出高4位地址，输出状态信号 8086的数据总线和地址总线 AD15～AD0（Address/Data） 地址/数据分时复用引脚，共16个引脚 单向输出地址总线，双向数据总线，三态输出 A19/S6～A16/S3（Address/Status） 地址/状态分时复用引脚，4个三态输出信号 输出高4位地址，输出状态信号 ALE（Address Latch Enable） 地址锁存允许，三态、输出、高电平有效 有效时，表示复用引脚正在传送地址信号 8086的基本读写引脚 WR*（Write） 写控制，三态、输出、低电平有效 有效时，表示微处理器正将数据写到存储单元或I/O端口 RD*（Read） 读控制，三态、输出、低电平有效 有效时，表示微处理器正从存储单元或I/O端口读取数据 8086的基本读写引脚 WR*（Write） 写控制，三态、输出、低电平有效 有效时，表示微处理器正将数据写到存储单元或I/O端口 RD*（Read） 读控制，三态、输出、低电平有效 有效时，表示微处理器正从存储单元或I/O端口读取数据 M/IO*（Memory/Input and Output） 访问存储器或者I/O，三态、输出、高低电平均有效 高电平（M），表示微处理器访问存储器 低电平时（IO*），表示微处理器访问I/O端口 基本总线操作 存储器读（Memory Read） 微处理器从存储器读取代码或读取操作数 每条指令执行前都需从主存取指 以存储单元为源操作数的指令在执行时 存储器写（Memory Write） 微处理器向存储器写入操作数 以存储单元为目的操作数的指令在执行时 总线时序 总线时序（Timing） 描述总线信号随时间变化的规律以及总线信号间的相互关系 采用时序图形象化地表现时序 指令周期 一条指令从取指、译码到最终执行完成的过程 总线周期或机器周期 伴随有数据交换的总线操作 T状态 微处理器的基本工作节拍，对应时钟周期 8086的写总线周期 完成对存储器或I/O端口的一次写操作 T1状态 输出20位存储器地址A19～A0 M/IO*输出高电平，表示存储器操作 或者M/IO*输出低电平，表示I/O操作 ALE输出正脉冲，表示复用总线输出地址 T2状态 输出控制信号WR*和数据D15～D0 T3状态 检测数据传送是否能够完成 T4状态 完成数据传送 8086的读总线周期 完成对存储器或I/O端口的一次读操作 T1状态 输出20位存储器地址A19～A0 M/IO*输出高电平，表示存储器操作 或者M/IO*输出低电平，表示I/O操作 ALE输出正脉冲，表示复用总线输出地址 T2状态 输出控制信号RD*，存储器或I/O端口发送数据 T3状态和Tw状态 检测数据传送是否能够完成 T4状态 获