基于DSPCCD信号采集控制系统设计.docVIP

基于DSPCCD信号采集控制系统设计 　　摘 要：介绍了CCD信号采集电路的设计过程，该设计由单片机产生CCD内部垂直移位寄存器工作所需的转移脉冲，并由TMS320LF2407A芯片产生CCD水平移位脉冲和复位脉冲，然后在CCD输出信号之后设计了模数转换和数据存储电路，再由DSP和单片机共同控制DSP和数据存储FIFO之间的数据读取，从而可以实现DSP对CCD信号的处理，最终实现对目标的测量。 　　关键词：电荷耦合器件（CCD）；数字信号处理器（DSP）；A/D转换器；数据存储 　　中图分类号：TN79 文献标识码：A 文章编号：2095-1302（2014）01-0031-02 　　0 引 言 　　电荷耦合器件（Charge Coupled Devices，CCD）以电荷转移为核心，是一种使用非常广泛的固体图像传感器，它是以电荷包的形式存储和传递信息的半导体表面器件，是在MOS（Metal Oxide Semiconductor）结构存储器的基础上发展起来的。当对CCD施加特定的时序脉冲时，其存储的电荷可在CCD内部作定向传输而实现自扫描。由于它具有光电转换、信息存储和延时功能、而且集成度高、功耗小、所以广泛应用于图像拍摄、无接触摄影测量、光学字符识别的领域中[1]。 　　1 系统总体介绍 　　本设计以DSP芯片为核心，结合单片机AT89S52控制CCD驱动脉冲信号的产生，A/D转换以及数据存储电路的数据读入与读出，其系统总体框图如图1所示[2]。 　　2 CCD驱动电路设计 　　本系统采用的是Sony ICX038BLA 面阵CCD。图2所示是ICX038BLA的引脚配置图及内部结构示意图。该CCD采用隔行转移型图像信息输出方式，有效像素单元为768（H）×494（V），单个像素尺寸为8.4 μm（H）×9.8 μm （V），具有灵敏度高、暗电流小、连续可调电子快门、水平移位寄存器+5 V驱动等一系列优点[3]。在此CCD驱动电路设计中主要考虑CCD水平移位驱动脉冲以及垂直移位脉冲的设计。驱动电路框图如图3所示。 　　2.1 CCD水平移位驱动脉冲和复位脉冲 　　为了使系统正常工作，CCD的驱动脉冲信号应由DSP处理器产生。LF2407A DSP处理器的片内含有两个事件管理模块EVA和EVB，每个事件管理器包括通用定时器、比较单元等电路。 　　每个定时器都有自己的比较寄存器TxCMPR及其PWM输出引脚TxPWM。定时器的值总是与相关的比较寄存器的值进??比较，当定时器的计数器的值与比较寄存器的值相等时，就产生了比较匹配。如果比较使能的话，相应引脚的输出将发生跳变，且跳变的极性可由用户通过软件进行设置。利用片内事件管理器资源产生的脉冲控制信号，并经T1PWM、T2PWM的引脚输出[2]。在此电路中，用单片机的P1.1口控制与非门从而灵活控制CCD输出时间，来配合后续采集电路的工作。 　　2.2 CCD垂直移位寄存器驱动脉冲 　　垂直移位脉冲信号SUB用来控制曝光时间，也就是通常所说的光积分时间；V1～V4控制垂直移位寄存器中的电荷信号向水平移位寄存器移动； 　　CCD的垂直移位寄存器的电压不等于+5 V，因此需要外加垂直时钟驱动芯片CXD1267AN，把输入为TTL电平的SUB、V1～V4逻辑信号转变成-9 V/0 V/+15 V三个等级的逻辑脉冲，这样就需要引入两个时序脉冲XSG1和XSG2，用来分别控制V 1和V 3。为了得到真正有效的电荷信号，根据ICX038BLA芯片资料中的垂直移位寄存器驱动电压要求，CXD1267的输入引脚XSHT，XV2，XV1，XSG1，XV3，XSG2，XV4分别与P2.1～P2.7一一对应，因此可以用单片机延迟指令及指令本身的执行时间来控制电荷信号的转移 [3]。 　　根据CCD信号输出的状态，可确定CCD输入引脚SUB（V1～V4）的值，再结合表1中CXD1267输入与输出的关系，进而确定P2.1～P2.7的值，然后根据CCD垂直驱动脉冲的持续时间，最后利用单片机的延迟指令实现CCD垂直移位寄存器的驱动脉冲。 　　3 信号采集及存储电路 　　在进行CCD信号采集之前，需要将信号进行模数转换，模数转换器采用TLC5540I。TLC5540芯片采用了改进的半闪结构，具有高速度、低功耗和低价格的特点。从CCD输出的模拟信号在进入A/D之前必须经过放大器放大[4]。在CCD的输出信号中有一部分无效的信号，因此用P1.3来控制A/D转换器的转换脉冲，这样可转换有效的CCD输出信号。考虑到A/D和FIFO的工作时序关系，将CLK信号延迟后送入FIFO芯片[4]。 　　AL422B：是由AverLogic公司推出的存储容量为3 Mb的视频帧存储器。AL422B