AD9852与FPGA.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
AD9852与FPGA

摘 要:本文介绍了直接数字频率合成(DDS)芯片AD9852与可编程门阵列(FPGA)相结合采用数字方法实现中频线性相位调制(PM)及试验结果。 ??? 关键词:数字信号处理;直接数字频率合成;线性调相;可编程门阵列 一、引  言   随着数字信号处理和集成电路技术的发展,直接数字频率合成(DDS)应用也越来越广泛。DDS具有相位和频率分辨率高、稳定度好、频率转换时间短、输出相位连续、可以实现多种数字与模拟调制的优点,而可编程门阵列(FPGA)具有集成度高、通用性好、设计灵活、编程方便、可以实现芯片的动态重构等特点,因此可以快速地完成复杂的数字系统。由于模拟调相方法具有生产性差、调试不方便、调制度控制不精确等缺点,因此采用数字方法实现各种模拟调制也越来越普遍。现在许多DDS芯片只直接提供了实现多种数字调制的功能,实现起来比较简单,而要实现模拟线性调制具有一定的难度。因此本文介绍了一种采用AD公司高性能DDS芯片AD9852和FPGA结合用全数字方法直接在70 MHz中频上实现正弦侧音线性相位调制(PM)的方法。 二、实现原理 ?? 正弦波线性调相(PM)信号的表达式为   ?? 式中 ωc为载波角频率; ????? βPM为调制指数; ????? ωm为调制信号角频率。 ??? 它的抽样式可表示如下: 式中 T为抽样时钟周期; ????? n为整数; ???? βPM为调制度; ???   由上式可见,首先把正弦侧音信号的抽样值通过调制度控制后直接去改变载波抽样信号的相位,再通过查找表把相位信息转换成幅度信息,最后通过一个DAC变换就可输出正弦波线性调相信号,但须满足载波信号与侧音信号信号的抽样时钟保持严格一致,输出才是一个准确的线性调相信号。   在用数字方法具体实现线性调相时,有内调制和外调制2种实现方式。内调制时,用调制信号改变载波频率中心频率控制字(Δφ)的值,在控制时序的作用下每一个载波抽样周期频率控制字只改变一次,然后频率控制字又改变为中心频率对应的控制字,内调制实现原理如图1所示。外调制时,用调制信号通过加法器直接改变载波抽样信号的相位,外调制原理如图2所示。   本文主要介绍多正弦侧音的线性调相。有N个正弦侧音的线性调相(PM)信号和抽样表达式如下: 式中各符号的含义与单侧音时相同。由式可见,要完成多路侧音信号的线性调相,只需把多路侧音信号分别产生,进行调制度控制后,通过相加再去改变载波信号的相位。   在本方案中,中频频率为70 MHz,2路正弦侧音信号,具体实现时采用DDSAD9852来产生载波相位、调相、查找表和进行DA变换,采用FPGA产生正弦侧音信号的相位、正弦查找表、调制度控制以及AD9852控制时序等功能。 三、实现方法 1.AD9852组成及调相原理   AD9852是由AD公司生产的高性能DDS芯片,主要由DDS核、寄存器、DAC、比较器、I/O接口等电路组成。它的内部工作频率最高可达300 MHz,最高输出频率达150 MHz,能够实现多种调制,如FM、AM、PM、FSK、PSK、ASK等,同时内部还有一个420倍的可编程时钟倍频锁相电路,可以用较低的参考频率产生出较高的输出频率,同时它的控制接口也很灵活,有并行和串行方式可供选择,并行接口最高速率可达100 MHz。   由于AD9852内部时钟频率较高,又受到AD9852接口速率的限制,采用内调制时AD9852的时序不易控制。因此本方案采用外调制的办法,具体实现方法为:在一定的时序的控制下,把FPGA产生的侧音抽样信号通过AD9852的并行总线接口直接写入14 bit相位偏移寄存器,在内部时钟的作用下,同步改变载波的相位。 ??? (1)载波信号的产生   载波信号采用DDS原理用AD9852产生,DDS的原理框图如图3所示。 ??? 频率控制字ΔФ、系统时钟Fclk、相位累加器位数N、输出频率Fout满足如下关系: 由于DDS的采样特性以及DAC的非线性,DDS系统的输出中含有假信号干扰和杂散,这也是DDS应用的一个缺点,但是只要合理地选择DDS原理中的几个参数,可以减小假信号干扰和杂散,使其分布合理,便于通过滤波器滤出干扰信号。因为AD9852的N=48、Fout=70 MHz固定不变,而ΔФ与系统时钟Fclk相关,因此实际就是对系统时钟Fclk的合理选择,下面就重点讨论Fclk的选择原则。 ??? 1)混叠干扰   由于DDS是一个采样系统,因此满足奈奎斯特采样定理Fout≤0.5Fclk,且在nFclk±Fout(n为整数)处有干扰频率存在,干扰频率离中心频率越远,干扰频率的幅度就越小,便于滤波器滤除。在实际应用中输出频率一般不应超过时钟频率的40%,因此本方案选用280 MHz的参考时钟来产生70 MHz的

文档评论(0)

jgx3536 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:6111134150000003

1亿VIP精品文档

相关文档