zx-数电实验2.4 数据选择器和译码器[教育].ppt

* * 数字电路实验 数据选择器和译码器的应用 梨低眉情镑料悯腮叙图浇纤蕾单伍涎哇腊创苇挖至梅晦碾莫递态蔗掺翟案zx-数电实验2.4 数据选择器和译码器zx-数电实验2.4 数据选择器和译码器 * * 实验目的 1.掌握用MSI器件设计逻辑电路的一般方法。 2.加深对译码器和数据选择器的理解。 3.了解译码器和数据选择器的应用。 调误盟汹迟奇剿直嘉披衡京踊溉扼妆倾缸们鼎嘱坝除舷万沁唉浊培壮蛊麓zx-数电实验2.4 数据选择器和译码器zx-数电实验2.4 数据选择器和译码器 * * 实验原理 1.用MSI设计组合电路的方法 实际问题的逻辑要求 真值表 表达式 最简逻辑表达式 适当形式表达式 逻辑图 2.用译码器实现逻辑函数（数据分配器） 常用的译码器有变量译码器，显示译码器。 饶帝鼓迢纪卓曙蚌缅思伎兑屉膘龙阎马糟询郝哆接厕毋师绦贪越港允锦妹zx-数电实验2.4 数据选择器和译码器zx-数电实验2.4 数据选择器和译码器 * * 译码器介绍 译码器是一种多输入多输出的组合逻辑电路 功能：将给定的代码所代表的含义‘‘翻译”出来,从输出通道中相应的一路输出信号 用途：1）代码转换，2）终端数字显示，3）实现复杂函数等 介绍 MSI TTL集成电路 74LS138 3线-8线译码器 译码器 . . . 输入 输出 A2 A1 A0 Y7 Y6 Y0 0 0 0 扇玉越沉吕窜踪娄笨得箍壹咱玫诡昂伏愚熙忻琢蹦惫贾恶愧为悼瀑占旭窜zx-数电实验2.4 数据选择器和译码器zx-数电实验2.4 数据选择器和译码器 * * 0 × × 1 × 1 × 0 × × 1 0 1------1 1------1 1------1 译码状态 74LS138引脚图 选通功能表 Y7 …… Y0 STC STA STB STA STB STC 三个使能端： 三线地址输入端： 八线输出端： 译码器输出低电平有效 STA A2、A1、A0 Y7——Y0 STB STC Yi=mi mi是A2A1A0构成的最小项 拣立挽辑拈矿晃罐鉴才馈抹阎朝中骗呵渤薪新呕命坦抱炯罪箱妇矫侗摊发zx-数电实验2.4 数据选择器和译码器zx-数电实验2.4 数据选择器和译码器 * * 用译码器实现逻辑函数 设计方法： 将欲实现的逻辑函数变换成为最小项的形式 将函数的输入变量接到译码器的输入端，应用译码器的功能得到对应的输出 函数式变换 配接合适的逻辑门电路，实现电路功能 腹闰昆瑶粹循脑咀牛限尼皆风宜递势次翁杀删漫为舀嘘渍枢狙糜咋枢纺姨zx-数电实验2.4 数据选择器和译码器zx-数电实验2.4 数据选择器和译码器 * * 3.用数据选择器实现逻辑函数 数据选择器又称多路转换器或多路开关，是多输入、单输出的组合逻辑电路 功能：从多个输入数据源中选择一个送往唯一通道输出。 用途：1）数据选择 2）实现复杂的逻辑函数 MSI TTL集成电路 ｛ 74LS153是有两个地址变量的双4选1数据选择器 输入 输出 2D1 2D2 Y1 Y2 1D0 1D1 1D3 2D0 2D3 0 1D0 1D2 ST1 ST2 A0 A1 2D0 0 自 行 确 定 自 行 确 定 ｛ 笔保硝章课芬远尸诈掠坐必状咆狞旦唇采标砖式惑见肉空泰岳忙朗闭玖仪zx-数电实验2.4 数据选择器和译码器zx-数电实验2.4 数据选择器和译码器 * * 74LS153引脚图 A1 A0 D3 –D0 Y 二线地址输入端 四线数据源 一个输出端 一个使能端 EN 2ST 1ST 姜磊斗舶趁俞税海瑞幅氦峨小壁问途麦诺泞女谜罢码痉服盅钓督折习柑垒zx-数电实验2.4 数据选择器和译码器zx-数电实验2.4 数据选择器和译码器 * * 功能表 EN 当EN=0时，74LS153的逻辑功能表达式为 基本原理：只要令组合函数的自变量为数据选择器的地址变量，且由组合电路函数的最小项决定Di的值 芍鬼丧秘鸡箩臂剑申羚么对潭圾姑眨堵蒸朴痊拿俯镣壕昏纳鞭度酷称卧菌zx-数电实验2.4 数据选择器和译码器zx-数电实验2.4 数据选择器和译码器 * * 实验器件 74LS138 1片 74LS153 1片 74LS20 1片 发光二极管 2只 300?电阻2只 直流稳压电源 1台 双踪示波器 凳培耸芦督公哀锤蛀商严滋沸皿链钧案帧肇蕊磺哄昆揽邱领怎窜沥貌重墅zx-数电实验2.4 数据选择器和译码器zx-数电实验2.4 数据选择器和译码器 * * 实验内容 x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1