多晶硅刻蚀特性研究.docVIP

多晶硅刻蚀特性研究 　　摘 要：随着硅珊MOS器件的出现，多晶硅渐渐成为先进器件材料的主力军。文章主要对多晶硅刻蚀的特性进行研究，希望能够给相关人士一定的借鉴。 　　关键词：多晶硅；刻蚀；研究 　　1 硅和多晶硅刻蚀的介绍 　　硅栅（Poly Gate）的干法刻蚀： 　　随着晶体管尺寸的不断缩小对硅栅的刻蚀就越具有挑战性。因为受到光刻线宽的限制，为达到最后的CD线宽要求往往需要先对光阻进行缩小处理，然后进一步往下刻蚀。BARC打开后，再以光阻为阻挡层将TEOS打开。接着把剩余的光阻去除，再以TEOS作为阻挡层对硅栅进性刻蚀。为了保护栅极氧化层不被损伤，通常要把硅栅的刻蚀分成几个步骤：主刻蚀、着陆刻蚀和过刻蚀。主刻蚀通常有比较高的刻蚀率但对氧化硅的选择比较小。通过主刻蚀可基本决定硅栅的剖面轮廓和关键尺寸。着陆刻蚀通常对栅极氧化层有比较高的选择比以确保栅极氧化层不被损伤。一旦触及到栅极氧化层后就必须转成对氧化硅选择比更高的过刻蚀步骤以确保把残余的硅清除干净而不损伤到栅极氧化层。 　　Cl2，HBr，HCl是硅栅刻蚀的主要气体，Cl2和硅反应生成挥发性的SiCl4而HBr和硅反应生成的SiBr4同样具有挥发性。为了避免伤及栅极氧化层，任何带F基的气体如CF4，SF6，NF3都不能在过刻蚀的步骤中使用。 　　2 硅和多晶硅刻蚀的结构 　　我们介绍一个Logic刻蚀的程式，刻蚀多晶硅的结构包括PR，SION，Poly，Oxide。多晶硅的线宽要求非常小。如图1所示。 　　在MOS器件中，掺杂的LPCVD多晶硅是用做栅极的导电材料。掺杂多晶硅线宽决定了有源器件的栅长，并会影响晶体管的性能。因此，CD控制是很关键的。多晶硅栅的刻蚀工艺必须对下层栅氧化层有高的选择比并具有非常好的均匀性和可重复性。同时也要求高度的各向异性，因为多晶硅栅在源/漏的注入过程中起阻挡层的作用。倾斜的侧壁会引起多晶硅栅结构下面部分的掺杂。 　　刻蚀多晶硅（硅）通常是一个三步工艺过程。这使得在不同的刻蚀步骤中能对各向异性刻蚀和选择比进行优化。这三个步骤是： 　　（1）第一步是预刻蚀，用于去除自然氧化层、硬的掩蔽层（如SiON）和表面污染物来获得均匀的刻蚀???这减少了刻蚀中作为微掩蔽层的污染物带来的表面缺陷）。 　　（2）接下来的是刻至终点的主刻蚀。这一步用来刻蚀掉大部分的多晶硅膜，并不损伤栅氧化层和获得理想的各向异性的侧壁剖面。 　　（3）最后一步是过刻蚀，用于去除刻蚀残留物和剩余多晶硅，并保证对栅氧化层的高选择比。这一步应避免在多晶硅周围的栅氧化层形成微槽。 　　3 硅和多晶硅刻蚀的实验 　　在MOS器件中，刻蚀多晶硅（硅）的第一步工艺过程（去除自然氧化层、硬的掩蔽层SiON）中，会出现刻蚀中作为微掩蔽层的污染物带来的表面缺陷。致使多晶硅相连导电，造成器件不能工作，结果导致低的良品率。我们需要在这预刻蚀的步骤中能对程序进行优化。图2所示缺陷类型分析图。 　　3.1 扫描电镜和能谱分析 　　利用SEM环境扫描电子显微镜对原料的形貌进行观察及元素组成进行分析。扫描电子分析结果见图3以及扫描电镜及能谱分析结果见图4所示： 　　图3 缺陷示意图 　　图4 扫描电镜及能谱分析结果 　　由图3缺陷示意图可知，晶片缺陷在硅片的边上，形成一堆的形状。从图4扫描电镜及能谱分析结果表现为SiON已经刻蚀完毕，只剩下多晶硅没有被刻蚀。 　　3.2 刻蚀工艺所使用的仪器及型号 　　本章实验所用的仪器及型号是日本生产的TEL- Unity IIe型号 　　图5 仪器设备 　　3.3 刻蚀工艺的分析和优化 　　从机台本身的工艺参数去验证晶片缺陷的来源。用一片单晶硅首先去测试晶片缺陷的数量，然后把它放进机器的腔室，用产品的程序只是通气体和压力运行，最后再去测试晶片缺陷的数量，用这次的数量减去上次的数量，得到的是机台的缺陷测试结果： 　　图6 晶片激光作用样品的电子电镜高分辨像 　　图6晶片激光作用样品的电子电镜高分辨像所示，测试结果和产品缺陷图是一致的，并且从EDX分析出有C，F，O的成分。 　　刻蚀残留物是刻蚀以后留在硅片表面不想要的材料。它常常覆盖在腔体内壁或被刻蚀图形的底部。它的产生有多种原因，例如被刻蚀膜层中的污染物、选择了不合适的化学刻蚀剂、腔体中的污染物、膜层中不均匀的杂质分布。刻蚀以后的残留物有不同的名称，包括长细线条、掩蔽物、冠状物和栅条。长细线条是一些没有完全去除干净的细小的被刻蚀材料残留物，具有电活性，能在图形之间形成不希望的短路。 　　聚合物的形成有时是有意的，是为了在刻蚀图形的侧壁上的形成抗腐蚀膜从而防止横向刻蚀，这样做能形成高的各向异性图形，因为聚合物能阻挡对侧壁的刻蚀，增强刻蚀的方向性，从而实现对图形关键尺寸