第11次课 20101202(逻辑门电路).ppt

3.2.2 ?集成门电路的性能要求 一、TTL与非门电路 二、TTL集电极开路与非门（OC门） 三、TTL三态输出门（TSL） 1.2.5 场效应管 增强型场效应管（MOS） PMOS增强型 3.2.4 CMOS集成门电路 二、CMOS与非门、或非门 三、CMOS门电路的性能指标 四、CMOS传输门 (TG门) 3.2.6 使用门电路的注意事项和参数比较 二、门电路延迟时间的配合 3.2.7 ?可编程逻辑器件 作 业 ： 〖补充习题〗典型门电路分析 〖补充习题〗逻辑门输入特性 〖补充习题〗逻辑门输出特性 〖补充习题〗门电路特性 CMOS和TTL之参数比较 它由NMOS 和PMOS管并联而成。 C和 为互补控制端。 电 路 符 号 令C和 的高、低电平分别为VDD和0V；输入电压vI的范围为0～VDD之间。 在 时，TP导电； 在 时，TN导电； 在 时，两管同时导电。 此时，两管的导电沟道电阻并联，输入/输出间表现为低阻，输入信号传递到输出。 当C＝0V、 ＝VDD时， TN和TP都截止，输入/输出为高阻态； 当C=VDD、 =0时， 单刀单掷开关 双刀双掷开关 TG门的两种应用 一、应用门电路的注意事项 ① 能保证整体电路的逻辑功能，在一般的逻辑电路中，不要盲目追究速度等指标。 ② 考虑兼容和可替代、通用性。 ③ 多余输入端应作适当处理。尽量避免悬空，以免引入干扰，使逻辑系统的工作变得不稳定。 ④ 如果系统选用多种类型的门电路时，应考虑两种逻辑门电路之间的配合，包括：灌电流和拉电流的负载能力配合，高低电平的驱动能力配合。 A B L A B L “1” ≥1 A B L ≥1 A B L ≥1 A B L R500 TTL ≥1 A B L R CMOS 多余输入端的处理 即使是TTL电路，悬空也会导致容易引入干扰。 在前面的讨论中，只研究电路输入与输出之间的稳态逻辑关系。实际上，由于门电路存在传输延迟时间，输入信号又经过不同的传输途径，在到达一个门电路输入端的时间会有早有迟，这些时间不一致的信号可能影响门电路的输出结果。 例1：与门输出出现高电平窄脉冲。 =0 例2：或门输出出现低电平窄脉冲。 =1 传输延迟可能会影响门电路的输出结果，也可能没有影响（如或门中A比B提前）。 在门电路的输出端接一个几百pF的滤波电容，利用门电路的输出电阻，组成RC滤波电路，将输出端的窄脉冲滤除。 PLD(Programmable Logic Device)是设想在固定硬件电路的基础上，人为改变电路的逻辑功能，从而达到同一器件实现不同逻辑函数的目的。 可编程与门 未编程时，熔丝全接通，P=ABC。 如果通过编程将2#熔丝烧断，则P=AC 。 二极管可编程与门 未编程时， 若将2#熔丝熔断，则编程后的输出为 可编程或门 二极管可编程或门 通过熔丝编程是PLD最原始的出发点，现在可编程技术已非常丰富（如flash）。 PLD的开发是在特定的开发平台上，通过软件编程和软件编译，然后将编译后的文件下载到具体的芯片中去，该芯片就具备了软件决定的逻辑功能了。 在PLD器件中通常大量使用具有缓冲器，一方面增加信号的驱动能力，另一方面产生原码和反码互补输出。 硬连接----用“·”表示 编程连接---用“×”表示 空----表示没有连接，输入项和输入线之间断开 PLD器件中，输入变量可多达几十个，为了简便，常采用PLD的符号表示法。 输入变量 PLD的符号表示 PLD与门 PLD或门 PLD的一般结构 将多个PLD与门、或门组合起来构成了PLD的与阵列、或阵列。PLD器件是以一个与阵列和一个或阵列为主要电路，配上输入和输出电路组成。 PLD器件中，有些是与阵列可编程，或阵列固定；有些是与阵列固定，或阵列可编程；有些是与、或阵列都可编程。 〖例〗 一简单的PLD电路如图所示，试分析其功能。 〖解〗 题3.2.4 题3.2.10 题3.2.21 题3.2.23 题3.2.4 “VIL=0.3 V” 改为VOL=0.3 V。 分析下图的逻辑功能： 注：补充习题不要做到作业本上。 提示： 用内阻为20kΩ/V的万用表（5V档）去测量TTL与非门的一个输入端，试问： （1）当其余输入端悬空时； （2）当其余输入端中的一个接地时，其测得的值各为多少？ 万用表5V档的内阻为100kΩ；TTL与非门输入级电路如图所示。 某三输入端TTL与非门的测试电路如图 (a)所示，其中一端通过毫安表接地，图(b)和(c)分别为与非门的