数字电子技术基础习题_题_库.pptVIP

10.已知下降沿触发型JK触发器的CP、J、K 波形如图所示，试分别画出其Q 端的波形。设 = =1，触发器的初始状态为零。 一、填空题 1. 组合逻辑电路任何时刻的输出信号，与该时刻 的输入信号 ；与电路原来所处的状态 ；时序逻辑电路任何时刻的输出信号， 与该时刻的输入信号 ；与信号作用前电 路原来所处的状态 。 2. 一个4位移位寄存器，经过 个时钟脉冲 CP后，4位串行输入数码全部存入寄存器； 再经过 个时钟脉冲CP后可串行输出4位 数码。 有关 有关 有关 无关 4 4 笫五章 时序逻辑电路 3、构成一异步 2n 进制加法计数器需要 个触 发器，一般将每个触发器接成 型触发器。如果触发器是上升沿触发翻转的，则将最低位触发器 CP 端与 相连，高位触发器的 CP 端与 相连。 4. 时序逻辑电路按照其触发器是否有统一的时 钟脉冲控制分为 时序电路和 时 序电路。 5. 要组成模15计数器，至少需要采用 个触发器。 n 计数或T′ 计数脉冲输入端 邻低位 端