超深亚微米cmosgps接收机前端电路的设计-design of ultra-deep submicron cmos gps receiver front-end circuit.docxVIP

摘要口荫，对于MOSFET工作原理的分析和模拟已逐渐丌始在经典、槛经典段型摘要口荫，对于MOSFET工作原理的分析和模拟已逐渐丌始在经典、槛经典段型 的基础上之虑各种盈子效应、隧道效应，因此如何准确建立深亚微米／纳米 MOSFET的器件摸型和提供模型参数已成为重要的研究课题。论文的主要工作是建立了可以应用于电路设计的超深亚微米器件宏模型。在此基础之上，对GPS接收机前端射频电路进行了功能和结构的研究，并对其内 部电路进行了分析与改进。文章首先对GPS系统进行了一个简单概述，介绍了GPS接收机前端射频芯 片的发展以及当前研究状况。并建立了可以应用于电路设计的超深亚微米器件宏 模型．．第三章我们对CMOS低噪声放大嚣的噪声特性进行了详尽的理论分析。并 采用噪声优化理论对低噪放电路进行了设计。论文中采用的电路结构是共源极电 感负反馈结构．该结构的输入阻抗主要采用电感、电容谐振输入，使得电路在 GPS载波信号的频率点1575．42Mllz处发生谐振。笫一级MosFET源极的电感用于 输入50 Q匹配。两级MoSFET可分别按照噪声性能和线性特性优化。最终放大器 的信号放大增益约为15dB，噪声系数为4，5dB。电源电压3．3伏。增益比指标 13，5dB要高，同时噪声系数比指标5．4dB要低0．9dB值。电路功耗小于15mW。第四章我们对射频前端芯片下变频器电路进行了分析。在综合考虑芯片的