FPGA除法课程设计.docxVIP

目 录 TOC \h \z \t 标题 1,2,标题 2,3,标题 3,4,主标题,1,标题,1 HYPERLINK \l _Toc464224878 一．背 景 介 绍 PAGEREF _Toc464224878 \h 1 HYPERLINK \l _Toc464224879 二．设计要求与任务 PAGEREF _Toc464224879 \h 2 HYPERLINK \l _Toc464224880 三．现有的除法算法 PAGEREF _Toc464224880 \h 3 HYPERLINK \l _Toc464224881 1．数值循环法(Digit Recurrence） PAGEREF _Toc464224881 \h 3 HYPERLINK \l _Toc464224882 2．Newton-Raphson 除法算法 PAGEREF _Toc464224882 \h 4 HYPERLINK \l _Toc464224883 3．Talyor 级数展开法 PAGEREF _Toc464224883 \h 6 HYPERLINK \l _Toc464224884 4．高基数法 PAGEREF _Toc464224884 \h 6 HYPERLINK \l _Toc464224885 四．硬件及软件环境概述 PAGEREF _Toc464224885 \h 6 HYPERLINK \l _Toc464224886 1．Xilinx FPGA 的硬件基本结构 PAGEREF _Toc464224886 \h 6 HYPERLINK \l _Toc464224887 2．FPGA 的开发步骤 PAGEREF _Toc464224887 \h 8 HYPERLINK \l _Toc464224888 五．设计过程 PAGEREF _Toc464224888 \h 10 HYPERLINK \l _Toc464224889 六．结果 PAGEREF _Toc464224889 \h 12 HYPERLINK \l _Toc464224890 七．设计心得 PAGEREF _Toc464224890 \h 14 HYPERLINK \l _Toc464224891 八．程序附录 PAGEREF _Toc464224891 \h 15PAGE \* MERGEFORMAT1一．背 景 介 绍近几十年来，数字信号处理技术作为信号与信息处理学科的一个主要研究方向，在电子学、计算机、应用数学等学科得到了广泛的应用，许多信号处理和控制需要用到除法算法。一般的数字信号处理器中没有现成的除法指令，而是用现有的减法或乘法指令进行叠加来完成除法运算，这样其运算的复杂度和精确度就难以达到要求，这就致使一些带有除法的好的算法在信号处理中难以得到应用，严重影响了信号处理领域中的数据处理。虽然近几十年人们花在算术运算单元的设计越来越多，努力设计高性能的运算单元，但是，为了提高性能所做的大部分努力都花在设计更快的加/减法器和乘法器上，除法器设计相对来说所作的关注较少。在无线通信、语音通信、图像处理等领域中，往往涉及大量的数据处理，而且数据计算精度和实时性要求很高，需要很高的处理能力来提高系统的执行效率，Soerquist 等人指出，在四中基本运算中，除法的执行速度最慢。虽然除法占所有运算的比例很少，大概 3%，但这并不表示除法对处理器性能的影响很小，在因为指令阻塞等待而引起的处理器性能下降的因素中，除法指令大约占到40%，因此设计一种执行效率高的除法结构具有很重要的意义。而随着半导体技术的发展，FPGA 逐渐步入人们的视野，成为系统设计的首选，本设计就是基于FPGA实现各种除法算法，那什么是FPGA？又为什么选择FPGA呢？FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。FPGA一般来说比ASIC（专用集成电路）的速度要慢，实现同样的功能比ASIC电路面积要大。但是他们也有很多的优点比如