EDA技术课程设计-基于FPGA的位加法器.docVIP

下载本文档

7
0
约9.97千字
约 19页
2018-07-01 发布于浙江
举报
版权申诉

EDA技术课程设计-基于FPGA的位加法器.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA技术课程设计-基于FPGA的位加法器

PAGE 课程实训报告课程名称 EDA 技术设计题目基于FPGA的八位加法器院系名称机械电子工程学院专业班级电子信息工程2014级姓名学号成绩指导教师 2016年12月目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc469399433 1、设计目的、要求 PAGEREF _Toc469399433 \h - 2 - HYPERLINK \l _Toc469399434 1.1、设计目的 PAGEREF _Toc469399434 \h - 2 - HYPERLINK \l _Toc469399435 1.2、系统设计要求 PAGEREF _Toc469399435 \h - 2 - HYPERLINK \l _Toc469399436 2、设计原理及相关硬件 PAGEREF _Toc469399436 \h - 3 - HYPERLINK \l _Toc469399437 2.1、系统设计方案及原理 PAGEREF _Toc469399437 \h - 3 - HYPERLINK \l _Toc469399438 2.2、硬件原理 PAGEREF _Toc469399438 \h - 3 - HYPERLINK \l _Toc469399439 3、主要模块设计 PAGEREF _Toc469399439 \h - 5 - HYPERLINK \l _Toc469399440 3.1、模块Key-led PAGEREF _Toc469399440 \h - 5 - HYPERLINK \l _Toc469399441 3.2、模块Adder PAGEREF _Toc469399441 \h - 6 - HYPERLINK \l _Toc469399442 4、系统编译及仿真过程 PAGEREF _Toc469399442 \h - 6 - HYPERLINK \l _Toc469399443 4.1、系统编译 PAGEREF _Toc469399443 \h - 6 - HYPERLINK \l _Toc469399444 4.2、仿真 PAGEREF _Toc469399444 \h - 7 - HYPERLINK \l _Toc469399445 5、硬件验证过程和分析 PAGEREF _Toc469399445 \h - 8 - HYPERLINK \l _Toc469399446 5.1、引脚设置和保护 PAGEREF _Toc469399446 \h - 8 - HYPERLINK \l _Toc469399447 5.2、硬件下载 PAGEREF _Toc469399447 \h - 8 - HYPERLINK \l _Toc469399448 5.3、硬件测试结果及分析 PAGEREF _Toc469399448 \h - 9 - HYPERLINK \l _Toc469399449 6、实验参考程序 PAGEREF _Toc469399449 \h - 9 - HYPERLINK \l _Toc469399450 6.1、模块key_led PAGEREF _Toc469399450 \h - 9 - HYPERLINK \l _Toc469399451 6.2、模块adder4b PAGEREF _Toc469399451 \h - 13 - HYPERLINK \l _Toc469399452 6.3、模块adder8b PAGEREF _Toc469399452 \h - 14 - HYPERLINK \l _Toc469399453 总结 PAGEREF _Toc469399453 \h - 15 - HYPERLINK \l _Toc469399454 参考文献 PAGEREF _Toc469399454 \h - 0 - HYPERLINK \l _Toc469399455 附录 PAGEREF _Toc469399455 \h - 1 -1、设计目的、要求1.1、设计目的(1)了解并掌握一般设计方法，具备初步的独立设计能力；(2)掌握用VerilogHDL语言程序的基本技能；(3)提高综合运用所学的理论知识独立分析和解决问题的能力；(4)进一步掌握EDA技术的开发流程；(5)学习较复杂的数字系统设计