- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
VIKIZ测井仪井下数据采集和通信电路的设计
收稿日期:05.6.10高分辨感应测井仪井下数据采集和通信电路的设计党瑞荣 张珂 罗兵武 宋汐瑾西安石油大学 电子工程学院(710065)摘要: 运用采样率高200kSPS的16位A/D转换芯片进行数据采集,利用DSP芯片和数字信号处理技术处理采集到的数字信号。运用高速FIFO技术解决了高速A/D的数据存取问题,使用FPGA大大减小了系统体积和总功耗,提高了系统的可靠性和实用性。用数字通信取代模拟通信方式。通信采用了曼彻斯特编码,并运用FPGA与专用曼彻斯特编码解码芯片做接口。关键词:FIFO FPGA DSP 曼彻斯特码一.引言以感应测井作为测井的一种重要方法在测井中已得到广泛的应用。现在又有测井理论把高分辨理论应用到电缆测井中,采用了阵列式线圈结构,使得感应测井能够既有一定深度又有一定的地层分辨率,在测井中有重要的理论和实际意义。在该理论中测井信号的频率较高,所以对其数据采集的采样率要求也较高。由于井下仪器工作环境的特殊性,使得对其研究和开发也具有特殊的要求。本系统运用了现代电子技术,实现了高性能、高速度、低功耗、小体积的监测系统。本文将重点讨论高分辨感应测井仪井下数据采集和通信的电路设计。数据采集部分1. A/D转换器的选择A/D转换器的选择和系统指标是紧密相关的。根据高分辨测井地面系统性能要求,数据速率要求在320kHz以上,中深感应信号经整形处理后为0~5V电压信号,要求其分辨率在153uV,故选用A/D为16位,在信号为5V时,也能满足其高分辨率的要求。系统采用AD977为模数转换器,而AD977的采样率为200kSPS,故采用两AD977同时对同一通道的模拟信号进行采集,来实现320kHz的高速数据采集。 AD977为16位四通道200kSPS 具有串行接口的模数转换器,它包含一个多路输入复用器,一个高速16位采样ADC和+2.5V的参考电压。它还具有如下的特点:四个模拟输入通道;单一5V供电;电压输入范围:0V~±4V,0V~±5V,0V~±10V;最大功耗120mW;可选择外部和内部2.5V的参考电压;片内有时钟;最大转换时间:4.0us;工作温度范围:-40oC~85oC。2.硬件原理数据采集部分原理如图所示,由于采样频率为320k,而AD977的最大速率为200kSPS,所以采用了两个AD9432并行工作分时对同一个模拟通道采样,来实现320k的采样频率,方式如图1所示,该部分电路主要由模拟输入、转换时钟、参考源和数据接口4个部分组成。图1 A/D转换接口原理图模拟输入部分是AD转换器的关键部分之一,直接决定了AD转换器的性能。AD977模拟输入端内部带采样保持电路,只可直接接收单端输入信号,为达到极好的转换性能,要求差分信号驱动能力强阻抗低,而且要较好的进行阻抗匹配。这里选用了高速低噪声低温漂的输出阻抗集成芯片AD829,将差分输入信号转换成单端信号,差分信号的峰峰值为1V,能接收模拟输入信号的峰峰值为2V,所以模拟输入信号的峰峰值不能超过2V,否则就得不到正确的转换结果。在模拟差分输入端加22PF的耦合电容以增加输入补偿电压。AD转换时钟信号也是非常重要的。任何高速A/D转换器都对用户所提供的用于驱动转换的时钟信号极为敏感,因为采样保持电路必然由时钟信号控制,若时钟信号有任何噪声,扭曲或不稳定都会直接影响到采样信号,也就会影响转换结果的准确性。因此,采样时钟信号电路采用了XINLINX公司的xc4010xl可编程器件来提供的时钟信号,具有很高的可靠性。采用了内部的2.5V参考电压源,降低了系统的复杂度。也可以使用外部参考源,参考源可以在一定范围内变化而不影响AD转换器的性能,但必须要高稳定、高精度、低温度漂移以及低噪声。AD977转换结果在内部数据在时钟上升沿时送往数据端口,由于AD977为TTL逻辑电平,所以转换数据不能直接被DSP所接收,这里经过FPGA来实现AD977与DSP之间的电平转换,通过DSP串口实现数据的同步接收。本系统中接收部分采用了FPGA中的RAM来解决高速数据的接收问题,并且FPGA内部采用了FIFO结构,其结构原理如图2所示。Xc4010xl芯片内有丰富的RAM资源,采用3.3V内核电压,功耗低,能够支持高达250MHZ的双向I/O接口,使用256×16位RAM时最大访问频率可达212MHZ。图2 FPGA内数据接收FIFO结构原理3.数据采集的工作原理DSP工作在55MHZ下,由DSP控制引脚开启数据采集时钟信号,该时钟信号也作为FIFO的写时钟信号。采样开始DSP开始计时以控制采样时长,同时从FPGA中的FIFO中读取数据。数据宽度为26位,分两个通道,每个通道包括12位数据位和一位模拟输入超限判别位。时间到便停止采集数据,其程序流程图如下:图3 数据采集程
文档评论(0)