74HC64的驱动和应用.docVIP

下载本文档

116
0
约小于1千字
约 2页
2018-07-05 发布于浙江
举报
版权申诉

74HC64的驱动和应用.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

74HC64的驱动和应用

74HC164的驱动和应用74HC164的几点说明：1.74HC164是串行输入，并行输出的；2.它的并行输出其实是有延时的，只是延时时间小，可以认为是并行输出；74hc164封装和真值表：真值表中文解释说明： H－高电平 L －低电平 X －任意电平 ↑－低到高电平跳变（上升沿有效） QA0,QB0,QH0 －规定的稳态条件建立前的电平 QAn,QGn －时钟最近的↑前的电平看真值表的第三条和第五条：就可以知道，在保持clear为 H, clock为↑状态下，AB都为H时，移位寄存器移入H，而当移位寄存器移入L时，必须令B为L，而A不受约束。所以可以把AB断相连再接入单片机数据端口。还有一种是A脚直接接高电平，B脚连入单片机数据端（P2_7）时序图：1. 首先区分输入输出信号。这里CLEAR、A、B、CLOCK是输入信号，Qa~Qh是输出信号；2. 拿尺子开始扫描……2.1. 首先可以看到CLEAR的下降沿后输出全部置低电平。结合后面的一个CLEAR下降沿，可以得出结论：当CLEAR输入下降沿时，无论A、B、CLOCK状态为何，输出全部拉低；2.2. 尺子向右移动……找到Qa的第一个上升沿，可以看到这个上升沿是与CLOCK的上升沿对齐的，可以得出结论：输出在逻辑上与上升沿同步。此时将会注意到在此之前已经有3个上升沿但输出始终为低电平，尺子移动分别比较这3个上升沿，其A、B输入分别为10、01，于是可以得出结论：Qa = A · B。2.3. 尺子继续向右移动……可以分别看出在随后的CLOCK上升沿处，Qa全部按照A与B进行输出，从而验证以上结论。此外Qb~Qh的波形为Qa波形依次移位得到。