基于CPLDGPMC总线和PC104总线转换通信研究.docVIP

基于CPLDGPMC总线和PC104总线转换通信研究 　　摘 要：现在仍然有大量集成了ISA总线的主板在使用之中，尤其是在嵌入式控制领域。PC/104总线规范的提出，继承了成熟的ISA总线技术，且PC/104产品已经被广泛的用于商业、工业、航天航空以及军用等领域。本文以QuartusII为开发软件，实现了GPMC总线外设与PC/104总线的通信，并在Linux和Dos下调试通信成功，具有一定的工业应用价值。 　　关键词：GPMC总线；PC/104总线；QuartusII；Linux；Dos 　　中图分类号：TP336 　　TI公司推出的OMAP3530 CPU是基于ARM Cortex-A8核心的一款应用处理器，主要应用于要求较高性能、较低功耗的智能设备。为了实现对外部信号的高速响应，OMAP3530有一种重要的总线控制器-GPMC，通用存储控制器。用于连接Nand flash、SRAM-like memories、NOR flash、ASIC devices。当通过GPMC与外设通信时，不用顾虑GPMC总线与外设数据传输速率的协调问题。因为GPMC内部有8套访问性能控制寄存器组，可以自动实现电气特性匹配，自动协调总线传输速率。而且，通过对内部寄存器的设置，使其外接芯片的物理地址进行对齐操作，从而避免物理地址空间的浪费，或者内存地址空间的空洞。总而言之，GPMC采用了电气适应能力更强的外接口设计，让处理器能和更大范围的外围存储芯片、外部设备芯片进行通信[1]。 　　随着通用计算机系统的发展而发展起来的嵌入式计算机系统，其系统总线规则继承式的经历了几个重要时期。PC/104规则，采用了成熟的ISA技术；PC/104+规则，兼容PC/104和PCI技术；PCI/104-Express规则，兼容PC/104+和PCI-E技术。由于PC/104家族在结构和电气上独到之处，渐渐的在嵌入式领域占据了主流格局。PC/104产品的发展前景是无限光明的[2]。因而，实现GPMC与PC/104的转换通信，为现有的PC/104模块扩展高效的外设，是广大开发者和应用者所面临的问题。本文的研究就在这样的背景下展开。 　　1 硬件平台 　　1.1 PC/104结构形式及信号定义 　　PC/104结构不同于ISA，其总线以“针”和“孔”形式层叠连接，可以将所有的PC/104模块板利用板上的叠装总线插座连接起来，有效减小整个系统所占的空间。但其信号定义与ISA相同，只是多了A/B32；C/D0；C/D19引脚且都为GND。 　　参照ISA和PC/104的引脚信号定义[3]，将PC/104引脚数据/地址、读写使能、8/16位存储器读写控制、16位Memory读写操作、14MHz时钟、寄存器、复位、系统时钟、+5V电源、GND信号与ISA信号定义匹配，其他PC/104信号不定义。 　　1.2 GPMC与CPLD通信平台 　　本平台硬件模块共分为三层：底层开发板集成有CPLD（EPM3256ATC144-10N）和PC/104接口。中间开发板集成有CPLD（EPM1270T144C5N）和PC/104接口，并通过此接口和底板相连；还有SD卡槽，可以插入Linux系统SD卡进行调试；同时还集成了GPMC接口；该板用于实现GPMC与PC/104的转换通信。顶层开发板是一块集成有OMAP3530的RAM板，通过GPMC接口和中间板相连。平台通电后，通过JTAG将Verilog程序烧写到EPM-1270T144C5N[4]。 　　1.3 PC/104与CPLD通信平台 　　本平台硬件模块共分为两层：底层开发板和1.2中一样。顶层开发板集成了AMD LX800内核和PC/104接口，并通过此接口和底层板连接，还有SD卡槽，可以插入Dos系统SD卡进行调试；包括PS/2键盘接口和VGA控制器，分别扩展键盘和显示器。平台通电后，通过JTAG将Verilog程序烧写到EPM-3256ATC144-10N。 　　2 软件配置 　　2.1 GPMC通信 　　在QuartusII开发环境中，选择Device-EPM1270T144C5N，并选择Unused Pins-As input tri-stated，来保护芯片。选择Assignments-Pins来分配引脚：Addr[10：1]、Data[15：0]、OE/WE、BE0/1、CS3_E、Res分配PIN_21/23/27/29/31/37/39/41-43/44/45/48-53/55/57/58/22/20/30/32/24/89。 　　2.2 PC/104通信 　　在QuartusII开发环境中，选择Device-EPM3256ATC144-10N，其他配置如2.1所述。选择Assignments-Pins来分配引脚：SA