基于MPC8280SDRAM接口设计与实现.docVIP

基于MPC8280SDRAM接口设计与实现 　　摘 要 　　本文介绍了MPC8280集成的总线接口，给出了基于MPC8280的SDRAM接口设计方案。本方案实现的数据吞吐量可达6400Mb/s，能够满足一般机载嵌入式计算机的数据交换和可靠性的要求。 　　【关键词】MPC8280 SDRAM 接口设计 　　1 引言 　　CPU和存储器的接口设计，是设计中必不可少的部分。MPC8280是Freescale公司的PowerQUICC II系列通讯处理器，其外部总线频率最高为100MHz，CPU内核频率最高为450MHz。SDRAM是读写速率较快的存储器，如Micron公司型号为MT48LC4M32B2TG-6的SDRAM存储器，最高可达166MHz。在读写速率上，MPC8280可以和SDRAM相匹配。同时，MPC8280内部集成了SDRAM控制器，可以方便的对SDRAM进行读写操作。因此，在系统设计中，可以采用SDRAM作为MPC8280的外部存储器。本文分析和讨论了MPC8280和SDRAM的硬件设计和部分寄存器配置。 　　2 MPC8280和SDRAM简介 　　2.1 MPC8280的总线接口 　　如图1所示，MPC8280有3种数据总线： 60x bus、Local bus、PCI bus。其中60x bus是MPC8280内部和外部总线的桥梁：内部间的总线为60x bus，外部总线可以是60x bus、Local bus（60x-to-Local，）、PCI bus（60x-to-PCI）。Local bus和 PCI bus为复用管脚：当为高电平时，外部总线为Local bus；当为低电平时，外部总线为PCI bus。 　　2.2 MPC8280的 SDRAM控制器 　　MPC8280 集成了SDRAM控制器，可以应用在60x bus和Local bus上。表1列出了在两种不同总线模式下的SDRAM控制器的相关信号功能。 　　2.3 MT48LC4M32B2TG-6芯片管脚说明 　　SDRAM以MT48LC4M32B2TG-6为例，其主要引脚功能如表2所示。 　　在SDRAM接口设计中，重点需要考虑的是地址线的连接。表2中地址线A0-A11在SDRAM存取过程中，行、列地址复用。表3是该SDRAM的地址空间的大小。 　　当RAS有效时，读入行地址A[0-11]；CAS有效时，读入列地址A[0-7]，这样结合块地址就可以由行、列地址确定唯一一个地址单元。 　　3 SDRAM接口设计 　　在对SDRAM操作时，如果该页和当前操作页不在同1个块时，典型的操作方法是，首先使当前块无效，然后再使能特定页所在的块，紧接着再进行读取操作。为了提高性能，PowerQUICC II系列的SDRAM控制器具有块交错操作模式（以下简称块交错模式），具体操作方法是：存取与当前操作页不在同1个块的目标页时，SDRAM控制器要比关闭当前块操作先使能目标页所在的块，这是多任务的操作。也就是关闭当前块可以在打开目标页时同时进行，而不是顺序进行。这种操作方法能够减少无效、使能、存取顺序之间的等待时间。块交错模式有在一个SDRAM的内部块交错模式和在多个SDRAM块的外部块交错模式之分。在没有特殊说明时，以下所说的块交错模式是指内部块交错模式。 　　MPC8280的SDRAM控制器的块交错模式有两种操作方法：基于页的页模式和基于块的块模式。。通过寄存器PSDMR[FBI]即PSDMR[0]来设置。PSDMR[0]=‘0’块模式；PSDMR[0]=‘1’页模式。 　　3.1 硬件接口设计 　　Power PC系列的CPU，数据存储格式为Big endian。MPC8280也支持Little endian，但是数据总线上仍然是Big endian格式。笔者使用MPC8280的60x bus和2片SDRAM（MT48LC4M32B2TG-6），组成64位的数据总线，数据存储格式设定为Big endian。由于和SDRAM组成的数据总线位宽为64位，所以MPC8280的地址线A28和SDRAM地址线A0相连，作为SDRAM的最低位。 　　在块交错模式下，MPC8280的BNKSEL[0-2]信号可以连接行列不同的多种SDRAM类型的块选择信号，但同时连接的多个SDRAM，要求具有相同的结构。如果在该模式下，不使用BNKSEL[0-2]信号，则由其地址线代替，但会降低配置的灵活性。设置BCR[EAV]可以选择是否采用BNKSEL[0-2]信号。 　　MPC8280和SDRAM（MT48LC4M32B2TG-6）的地址线连接方法有2种，如表4、表5所示。第一种方法是MPC8280地址线和SDRAM地址线、块选择地址线直接相连。第二种方法是MPC8280地址线和SDRA