基于Verilog HDL通信系统设计第11章.pptVIP

* * * 基于Verilog HDL的通信系统设计 第3部分 技巧和实验篇 第11章 FPGA设计指导原则和代码规范 基于Verilog HDL的通信系统设计 在FPGA/设计过程中常常会遇到各种问题，对于各种问题的解决办法不可能完全相同。本章旨在总结一些常见的设计技巧、原则，希望能够帮助读者在实际的设计过程中找到解决问题的关键。一段好的代码并不是简单的实现程序功能即可，而一定是清晰、规范、可读性很强的，在代码编译综合的时候经常会遇到一些问题而又找不到解决办法，所以本章的后半部分内容旨在培养好的代码编写习惯。总之本章内容的指导性作用很强。 基于Verilog HDL的通信系统设计 11-1 FPGA设计指导原则 11-1-1 深入理解阻塞赋值和非阻塞赋值 阻塞与非阻塞赋值是Verilog HDL语言的难点之一，在使用中容易出错，因此在程序的设计中，必须对阻塞赋值和非阻塞有深入的理解。在前文提过如下两条原则： 在描述组合逻辑的“always”块中用阻塞赋值，综合后成为组合逻辑电路。 在描述时序逻辑的“always”块中用非阻塞赋值，综合后成为时序逻辑电路。 基于Verilog HDL的通信系统设计 11-1-2 组合逻辑设计注意事项 几乎所有的编码指导手册都有关于信号敏感表的描述。时序逻辑的信号