第5篇 时序逻辑电路_李燕荣版教材2012.pptxVIP

第5章 时序逻辑电路;5.1 概述 5.2 时序逻辑电路的分析方法 5.3 常用的时序逻辑部件 5.4 同步时序逻辑电路的设计方法;5.1 概述;输出方程： ;二.时序逻辑电路功能表示方法 ; 1．根据时序电路中触发器状态变化的特点，分为同步时序电路与异步时序电路。 ;同步时序电路和异步时序电路;同步时序逻辑电路分析步骤 ;例1: 分析如图所示的同步时序逻辑电路。; J 0 Q 0 CLK F0 K 0 ;(2)状态方程 ;(3)输出方程 ;2．列状态转换真值表;0;CP;3．画状态转换图;4．画时序图 ;5. 归纳时序逻辑电路的逻辑功能。;例2 :试分析图所示时序电路的逻辑功能。;1;2;3;4;5;带有输入信号的计数器的分析 ;1．写方程 ;;;试分析图所示时序电路的逻辑功能。;解:所示电路为异步时序电路。由电路看出：;1、写出驱动方程、状态方程、输出方程： ;CP;CP;;5.3 常用的时序逻辑部件 5.3.1 寄存器 5.3.2 计数器 5.3.3 序列信号发生器 5.3.4 顺序脉冲发生器;一种用于存储少量的二进制代码或数据的时序逻辑电路，称为寄存器。 ;Q;单向移位寄存器;;双向移位寄存器;集成移位寄存器;5.3.2 计数器;5.3.2.1 同步计数器;5.3.2.1 同步计数器;; 　4位二进制加法计数器的状态转换表 ;同步二进制加法计数器的状态转换图;同步二进制加法计数器的时序图;二. 同步二进制减法计数器;三. 同步二进制可逆计数器;四. 同步十进制加法计数器;5.3.2.1 同步计数器;同步十进制加法计数器的状态转换图;五. 同步十进制减法计数器;六. 同步十进制可逆计数器;　　１．电路结构简单；;;下降沿触发的触发器构成异步二进制递减计数器 ;集成计数器计数器;74161的功能表;2、四位同步二进制可逆计数器74191;3、同步十进制加法计数器74160;4、同步十进制可逆计数器74190;5.3.2.3 任意进制计数器;例:试用复位法将同步十进制加法计数器74LS160接成五进制计数器。 ;例：利用同步十进制计数器74160接成同步六进制计数器;;;例:试用置位法将同步十进制加法计数器74LS160接成五进制计数器。;;例试用74161构成十二进制计数器。;;例 用一片74161和必要的门电路构成一可控计数器。 当控制端M=1时，实现八进制计数；M=0，实现四进制计数。;LD=M (Q3Q2Q1Q0) + M (Q3Q2Q1Q0) ;二.MN;例:试用两片集成同步十进制递增计数器74160构成一个同步百进制递增计数器。 ;例:试用两片集成同步十进制递增计数器74160构成一个同步百进制递增计数器。 ;例:试用两片集成同步十进制递增计数器74160构成一个二十九进制计数器。 ;例:试用两片集成同步十进制递增计数器74160构成一个二十九进制计数器。 ;5.3.2.4 移位寄存器型计数器;5.3.2.4 移位寄存器型计数器;5.3.3 序列信号发生器;5.3.4 顺序脉冲发生器;;5.4 时序逻辑电路的设计方法;解： 1)进行逻辑抽象，得出原始的状态转换图： ;3) 状态分配;次态和输出卡诺图;分解的次态和输出卡诺图;;5) 根据得到的驱动方程和输出方程，画出相应的逻辑图： ;6) 判断所设计的电路能否自启动 画出实际的状态转换图：;作业: