EDA实验二_VHDL七段数码管显示译码.docVIP

实验二 七段数码管显示译码的设计第 PAGE 2 页 共 NUMPAGES 5 页EDA实验二 七段数码管显示译码的设计一、实验目的1、掌握七段数码管译码器的工作原理；2、学会运用波形仿真测试检验程序的正确性；3、学会运用波形仿真测试检验程序的正确性。二、实验设备 ZYE1502C型实验箱三、内容要求1、用拨位开关输入8421BCD码，七段数码管显示“0－F”16个16进制的数字。2、观察字符亮度和显示刷新的效果：（1）在8个七段数码管上同时显示某一数字；（2）在8个七段数码管上动态显示某一数字。3、扩展内容：（1）动态显示时，能即时改变显示的顺序；（2）动态显示时，实现显示数字从0~F的循环显示。四、实验步骤1、输入：设计部分采用VHDL语言完成；2、编译；3、仿真；4、下载；5、连线。（1）四个拨位开关（在P1、P2处选择）连接D3、D2、D1、D0信号所对应的管脚。时钟CLK所对应的管脚同实验箱上的时钟源相连。（2）扫描片选信号DIG（0 TO 3）的管脚同七段数码管（共阴）相连；（3）七段数码管驱动信号A,B,C,D,E,F,G的管脚分别同扫描数码管的段输入PCLK处的连接线孔A,B,C,D,E,F,G相连。五、实验报告1、论述实验过程和步骤；2、填写正确的实验结果。（1）通过两种显示效果分析：字符显示亮度同扫描频率的关系，且让人眼感觉不出光闪烁现象的最低扫描频率是多少？答：扫描频率越高，显示亮度越低。人眼看是否闪烁与所用的时钟和分频方式有关，在频率稳定和分频均匀的情况下，最低扫描频率为256Hz，若分频不均匀或频率不稳定，则需更高频率。（2）字形编码的种类，即一个7段数码管可产生多少种字符，产生所有字符需要多少根被译码信号线？答：一个7段数码管可产生2^7=128种字符,产生所有字符至少需要7根被译码信号线。但假如只编译0-F，16个字符，则至少只需要4根被译码信号线。六、实验小结。答：1、不同控制端需要预先分配控制优先级，否则编写的时候会出现很多问题。优先级分为普通和特殊，一般错误情况可以跨越权限显示出来。2、不同的错误需要不同的显示来区分。3、LOAD和CLR的优先级低于EN，在EN从无效到有效的过程中（0→1），显示会根据现态和MODE出现多种情况：（0，次态，不定态，锁存值）等，所以一般在EN启动后，需要LOAD或者CLR来清空这些不确定因素。优先级设计：优先级控制端说明1topEN使能，低电平有效2mode(2,3)错误的11值，显示-或3LOAD读取，高电平有效3CLR清零，高电平有效4mode(0)刷屏模式:0静态/1刷屏模式5mode(1)刷屏模式：0左-/1-右4mode(2,3)显示数字：00不变/01顺数/10逆数控制端所有情况列表：　控制内容DIG、DOUTDOUTDOUTDIG4/1DIG1DOUT　　↑↑↑↑↑↑DIG瞬时有效位显示内容ENLOADCLRmode(0)mode(1)mode(2,3)4静态显示1×××××4静态显示000/01/100×111左-刷屏显示-000/01/100111-右刷屏显示-000/01/1011110无任何显示011×××4静态显示锁存数字0000×004静态显示顺数数字0000×014静态显示逆数数字0000×101左-刷屏显示锁存数-刷屏显示顺数数-刷屏显示逆数数右刷屏显示锁存数右刷屏显示顺数数右刷屏显示逆数数态显00/01/101左-刷屏显01/101-右刷屏显01/104静态显示DIN数字0100×00/01/101左-刷屏显示DIN数字0101000/01/101-右刷屏显示DIN数字0101100/01/10代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.All;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY segment IS PORT (CLK : IN STD_LOGIC; CP : Buffer STD_LOGIC; EN : IN STD_LOGIC; LOAD : IN STD_LOGIC; CLR : IN STD_LOGIC; MODE : IN STD_LOGIC_VECTOR(0 TO 3); DOUT : OUT STD_LOGIC_VECTOR(0 TO 6);--对应A,B,C,D,E,F,G,DP输出 DIN : IN STD_LOGIC_VECTOR(3 DOWNTO 0);--对应4321位数字 DI