电工电子综合实之多功能数字计时器设计.docVIP

PAGE \* MERGEFORMAT 17电工电子综合实验报告多功能数字计时器设计指导老师：李元浩自动化学院2011-1-1目录 摘要 关键词………………………………………………………………3一、实验目的………………………………………………………………3二、设计内容简介……………………………………………………………………3三、设计功能要求………………………………………………………………3四、设计电路原理图…………………………………………………………………4五、电路逻辑总原理图及工作原理………………………………………4六、各单元电路原理及逻辑设计………………………………………51.秒脉冲信号发生电路……………………………………………………52.计时电路………………………………………………………………………63.译码显示电路………………………………………………………………74.清零电路………………………………………………………………………85.校分电路………………………………………………………………………96.报时电路……………………………………………………………………107．附加电路………………………………………………11七、实验中遇到的问题（产生原因及解决方法）………………12八、实验总结及体会……………………………………………………………13附录：1.参考文献……………………………………………………………………143.元器件清单………………………………………………………………………144.芯片管脚图及功能表……………………………………………………142.电路总图………………………………………………………………………17多功能数字计时器设计摘 要:数字计时器由秒脉冲信号发生器、计时电路、译码显示电路、校分电路、清零电路、报时电路等几部分单元电路组成，设计完成后可实现多种功能的综合应用。本文首先介绍了实验内容与设计的功能要求,然后较详细地阐述了各单元电路的相关原理，并对相关电路图进行了分析。关键词:脉冲信号发生电路、计时电路、报时电路、校分电路、清零电路、起停电路 正 文:一、实验目的掌握常见集成电路的工作原理和使用方法。学会单元电路的设计方法。二、设计内容简介本实验采用中小规模集成电路设计一个数字计时器。数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。其中控制电路由清零电路，校分电路和报时电路组成。三、设计功能要求1、设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号（f1=1Hz,f2=1KHz,f3=2KHz）。2、设计一个计时电路，完成0分00秒~9分59秒的计时功能。3、设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）。4、设计校分电路，在任何时候，拨动校分开关，可以2HZ进行校分。5、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零。6、系统级联调试，将以上电路进行级联完成计时器的所有功能。7、可增加数字计时器附加功能，例如数字计时器定时功能、电路起停功能、电路采用动态显示等。四、设计电路原理图 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。具体的原理框图如下：五、电路逻辑总原理图及工作原理工作原理：由振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器记满60后向分计数器进位。计数器的输出经译码器送显示器。记时出现误差时可以用校时电路进行校分，校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。六、各单元电路原理及逻辑设计1.秒脉冲发生电路脉冲信号发生电路完成为计时电路提供计数脉冲的功能。实验中采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。经分频器CD4060的多级分频，从Q14~Q4可分别获得2，4，8，····1024,2048Hz等不同频率的输出信号。再将2Hz的脉冲信号经二分频电路得到1Hz的秒脉冲信号。D触发器可实现倍频器。将D触发器的端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。另外，4060的管脚Q4和管脚Q5提供2kHZ，1kHZ备用。器件：32768Hz晶体管、20MΩ电阻、20PF电容、10PF电容、CC4060、74LS74。2.计时电路 计时电路由分计数器、秒十位计数器、秒个位计数器构成。分计数器和秒个位计数器用CD4518BCD码计数器直接实现十进制计数功能；秒十位计数器由74LS161