原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数电06触发器复习
数字电子技术——电子技术基础精品课程 6.1 概述 6.2 触发器的电路结构及工作原理 6.3 触发器功能的转换 6.4 集成触发器的脉冲工作特性和主要指标 6 触发器 作业：6.13，6.15，6.18 基本要求： 熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能 ?触发器具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个触发器都能存储1位二值信息。 ?触发器的触发输入信号如果对脉冲电平敏感则为电平触发锁存器)。 ?触发器的触发输入信号如果对时钟脉冲边沿敏感，则为边沿触发。它们在时钟脉冲的上升沿或下降沿作用下改变状态。 ?触发器按逻辑功能分类有D触发器、JK触发器、T（T）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。 小 结 ⑴ 逻辑符号 “∧”表示边沿触发方式, “┐”表示主从触发方式, 非号“－”：表示低电平有效, 加小圆圈“ο”：表示低电平有效触发或下降沿有效触发, 不加小圆圈“ο”：表示高电平有效触发或上升沿有效触发 。 触发器的两要素 1．逻辑功能 描述方法：逻辑符号、特性表、驱动表、特性方程 小 结 ⑵ 特性表 D Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1 小 结 ⑶ 驱动表 ⑷ 特性方程 小 结 (1) 基本RS触发器（锁存器） 直接电平触发（低电平有效/高电平有效），无CP 2. 触发方式 (2) 同步锁存（触发） CP的（高/低）电平期间触发， 在整个电平期间接收信号RS/JK/D/T， 在整个电平期间状态相应更新，所以存在空翻。 (3) 边沿触发 只在CP的↑或↓边沿触发， 只在CP的↑或↓边沿接收信号RS/JK/D/T， 只在CP的↑或↓边沿状态更新，克服了空翻。 小 结 (4) 主从触发（也是一种边沿式） 有主、从两个触发器，在CP的高/低电平期间交替工作、封锁，只在CP的高电平期间（或低电平期间）接收信号RS/JK/D/T， 只在CP的↑或↓边沿总的输出状态更新。 集成触发器中常见的直接置0和置1端 RD：直接（异步）置0端 SD：直接（异步）置1端， 非号：低电平有效， 直接（异步）：不受CP的影响。 小 结 分析：根据输入信号和各触发器的状态方程。可直接写出各触发器的状态方程如下： Q1n+1=D1=A⊕B (CP上升沿) Q2n+1=JQ2n+KQ2n=ABQ2n+CQ2n (CP上升沿) 例3:图1所示各触发器均为边沿触发器，其CP及A,B,C的波形图如图，试写出各触发器次态Qn+1的逻辑表达式，设各触发器的初态均为0，要求画出Q端的时间波形图。 图1 小 结 数字电子技术——电子技术基础精品课程 * *
文档评论（0）