常用数字逻辑门入输出特性测试.pptVIP

实验三 常用数字逻辑门输入输出特性测试 一、实验目的 1．掌握CMOS 和TTL 集成门的逻辑功能和主要参数的测试方法 2．掌握CMOS 和TTL 器件的使用规则 二、实验原理 1．数字逻辑门的逻辑电平。 数字逻辑门的输出高低电平不是一个值，而是一个范围。 数字逻辑门输入高低电平与输出高低电平的电压范围不同，即它的输入信号允许一定的容差，称为噪声容限。 典型CMOS逻辑系列（HC系列）的规格如图所示。 TTL逻辑系列（74LS、74S、74ALS、74AS、74F）的逻辑电平和噪声容限 门的输出电压VO 随输入电压Vi 而变化的曲线VO＝f(Vi) 称为门的电压传输特性。 当负载电路所需驱动电流增大时，输出特性就不像理论值那样理想了，逻辑门的输出电压值与规定值之间有较明显的差异。 当负载电路所需驱动电流过大时，逻辑门的输出电压值就会落在逻辑电平未定义区域。造成电路工作不正常。 实际电路能接多大的电阻负载是以逻辑门的输出电流的形式给出的： IOLMAX：输出低态且仍能维持输出电压不大于VOLMAX时，输出端能吸收的最大电流。 IOHMAX：输出高态且仍能维持输出电压不小于VOHMIN时，输出端可提供的最大电流。 2.扇出系数NO 扇出系数NO 是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数， CMOS门有两种不同性质的负载