基于vhdl交通灯课程设计说明书.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于vhdl交通灯课程设计说明书

PAGE 40 PAGE 16 电子课程设计 ——交通灯设计 学院:电子信息工程 专业、班级:电子H 姓名: 学号: 指导教师: 2009年12月 十字路口的信号灯控制电路 设计任务与要求 实现一个十字路口的信号灯控制电路。 信号灯分别由红、黄、绿三种颜色组成,运行时,绿灯亮40秒钟,然后闪5秒,绿灯灭,黄灯亮2秒,黄灯灭,红灯亮,同时另一方向的绿灯亮,红灯亮的时间为47秒 。 扩展要求: 增加显示功能,即每个灯亮时显示相应的秒数并倒计时。 增加左转功能,即信号灯由红灯、黄灯和两个绿灯组成,左转时间为15秒,红灯亮的时间调整为62秒。 总体框图 分频器计数器控制器红绿灯显示 分频器 计数器 控制器 红绿灯显示 显示控制电路 扫描显示电路 七段数码管 1、设计思路: 在某一十字路口交叉地带,可设置东西走向的道路为主道,南北走向的道路为次道,主次车道的交通灯需按交通法则交替运行。则可设计逻辑电路。 2、分析系统的逻辑功能: 交通灯控制系统原理图如图一,由计数器、分频器、控制器、分位译码电路、扫描显示电路等部分组成。 M MG SR T1 MG’ SR T2 ST MY SR T3 ST ST MR SG T4 ST ST MG:主道绿灯 MY:主道黄灯 MR:主道红灯 MG’:主道绿灯闪 SG:次道绿灯 SY:次道黄灯 SR:次道红灯 T1:40s T2:5s T3:2s T4:47s ST:状态转换量 状态一:主道绿灯次道红灯持续时间小于40s时,T1=0状态保持不变,若持续时间等于40s时,T1=1转换到下一状态。 状态二:主道绿灯闪烁次道红灯持续时间小于5s时,T2=0状态保持不变,若持续时间等于5s时,T2=1转换到下一状态。 状态三:主道黄灯次道红灯持续时间小于2s时,T3=0状态保持不变,若持续时间等于2s时,T3=1转换到下一状态。 状态三:主道红灯次道绿灯持续时间小于47s时,T4=0状态保持不变,若持续时间等于47s时,T4=1转换到下一状态。 选择器件 装有Altera公司QuartusII仿真软件的计算机一台。 选择FPGA器件:Cyclone中的EP1C12Q240C8。 EDA-VI实验箱一台。 实现数据下载的数据线,导线。 开关以及LED灯。 四位八段数码显示管。 功能模块 模块一 :分频器 分频器实现的是将高频时钟信号转换成低频时钟信号,clk信号经分频器将50MHz分为250Hz和1Hz提供给计数器、控制器和扫描显示电路所需的时钟计时脉冲。 分频器模块(div) VHDL源程序: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity div is port(clk3:IN std_logic; clkout1,clkout2:OUT std_logic); end div; architecture one of div is begin process(clk3) variable cnt:integer range 0 to ; variable tmp:std_logic; begin if(clk3event and clk3=1)then if cnt= then cnt:=0; tmp:=not tmp; else cnt:=cnt+1; end if; end if; clkout1=tmp; end process; process(clk3) variable cnt:integer range 0 to ; variable tmp:std_logic; begin if(clk3event and clk3=1)then if cnt=99999 then cnt:=0; tmp:=not tmp; else cnt:=cnt+1; end if; end if; clkout2=tmp; end process; end one; 分频器仿真波形 模块二: 控制器 控制器的

文档评论(0)

mmrs369 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档