第二章 基本逻辑运算与集成逻辑门 - 课件.ppt

第二章  逻辑代数与逻辑函数 2.1 基本逻辑运算 2.2 常用复合逻辑 2.3 正负逻辑 2.4 集成逻辑门 2.1 基本逻辑运算 逻辑变量 可能性：非“真”即“假” 逻辑常量 “真” – ‘1’；“假” – ‘0’ 逻辑函数 输出变量 输入变量 2.1.1 与逻辑（与运算、逻辑乘） 2.1.1 与逻辑（与运算、逻辑乘） 基本运算规则 0·0=0 0·1=0 1·0=0 1·1=1 0·A=0 1·A=A A·A=A (A为任意逻辑变量) 2.1.2 或逻辑（或运算、逻辑或） 基本运算规则 0+0=0 0+1=1 1+0=1 1+1=1 0+A=A 1+A=1 A+A=A 2.1.3 非逻辑(非运算，逻辑反） 基本运算规则 2.2 常用复合逻辑 复合逻辑 基本逻辑的简单组合 复合门 实现复合逻辑的电路 2.2.1 与非逻辑 – 与非门 “与”和“非”的组合 先“与”再“非” 2.2.2 或非逻辑 – 或非门 “或”和“非”的组合 先“或”再“非” 2.2.3 与或非逻辑 – 与或非门 “与”、“或”、“非”的组合 先“与”再“或”后“非” 2.2.4 “异或”逻辑及“同或”逻辑 1、异或逻辑 – 异或门 若输入变量A、B 取值相异，则输出变量F 为1； 若输入变量A、B 取值相同，则输出变量F 为0。 2、 同或逻辑 – 同或门 若输入变量A、B 取值相同，则输出变量F 为1； 若输入变量A、B 取值相异，则输出变量F 为0。 3、反函数 定义 对于输入变量的所有取值组合，函数F1和F2的取值总是相反，则称F1和F2互为反函数。 2.2.4 多变量的“异或”运算 多变量的“异或”逻辑 输入变量中，有奇数个1时，输出值为1； 反之，输出值为0。 应用于奇偶校验 偶校验码校验位的产生电路； 奇校验码的接收端的错码检测电路。 2.2.4 多变量的“同或”运算 偶数个变量的“同或” = 这些变量的“异或”之非 奇数个变量的“同或” = 这些变量的“异或” 2.3.1 正负逻辑 正逻辑 高电平UOH ? “真” (‘1’)； 低电平UOL ? “假” (‘0’)。 负逻辑 与上相反 逻辑电平（ UOH和UOL） 因逻辑器件内部结构不同而异; UOH和UOL的差值愈大，电路可靠性越高。 2.3.2 逻辑运算的优先级别 逻辑运算的先后顺序 首先进行级别高的逻辑运算 尽量使用括号避免混乱 2.3.3 逻辑运算的完备性 完备集的定义 可以组合构成所有逻辑函数的逻辑 完备集的例子 “与”、“或”、“非” 不便于制造 “与非” “或非” “与或非” 2.4 集 成 逻 辑 门 集成电路 把若干个器件及其连线，按照一定的功能要求，制做在同一块半导体基片上的产品。 数字集成电路（逻辑集成电路） 完成逻辑功能或数字功能的集成电路。 集成逻辑门 最简单的数字集成电路。 2.4.1 TTL与非门 2、主要参数 输出高电平UOH 至少一个输入端接低电平时，输出的电压 2.4－3.6V，标准输出高电平3.0V (UIH=3.0V) 输出低电平UOL 所有输入端接高电平时，输出的电压 0－0.5V，标准输出低电平0.3V (UIL=0.3V) 开门电平UON 保证与非门输出标准低电平时，允许输入的高电平的最小值 1.4－1.8V 关门电平UOFF 保证与非门输出标准高电平的90%(2.7 V)时，允许输入的低电平的最大值 0.8－1 V 高电平噪声容限(高电平干扰容限)UNH 在保证与非门输出低电平的前提条件下， 允许叠加在输入高电平上的最大负向干扰电压； UNH=UIH-UON=3-1.8=1.2V。 高电平噪声容限(低电平干扰容限)UNL 保证与非门输出高电平的前提下，允许叠加在输入低电平上的最大正向干扰电压； UNL=UOFF-UIL=0.8-0.3=0.5V。 导通延迟时间tpHL 从输入端接入高电平开始，到输出端输出低电平为止，所经历的时间； 截止延迟时间tpLH 从输入端接入低电平开始，到输出端输出高电平为止，所经历的时间 平均传输延迟时间tpd 2.4.2 OC门和三态门 一般的TTL门 不能把两个或两个以上的TTL门电路的输出端直接并接在一起 产生的大电流会导致门电路因功耗过大而损坏; 不能输出正确的逻辑电平，从而造成逻辑混乱。 OC门和三态门 允许输出端直接并接在一起的两种TTL门。 1、OC门（集电极开路门） OC门 – 线与 2 、三态门(TS门或TSL门) G = 0 正常的与非门 G = 1 禁止状态 输出端相当于悬空 三态门与负载之间 无信号联系 注意 禁止状态不是逻辑状态 三态门不是三值逻辑门 2.4.3 MOS