VHDL语言教学几个关键问题探讨.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
VHDL语言教学几个关键问题探讨

VHDL语言教学几个关键问题探讨   摘 要:针对在VHDL语言课程教学中的几个关键问题进行探讨,提出了硬件描述语言的特征、组合电路和时序电路描述方法的区别、信号和变量的合理运用及进程的作用等问题的重要性,通过举例的方法对这几个问题进行详细分析,达到直观易懂的效果。从多轮教学效果来看,所提出的方法对VHDL 语言教学,以及VHDL 语言的程序设计都具有一定的指导意义。   关键词:VHDL;教学;关键问题分析   The discussion of several key problems in VHDL language teaching   Zhao Hang1, Zhang Wenting2   1.Sanjiang university, Nanjing , 210012, China   2.Nanjing panneng technology development co., Nanjing , 210061, China   Abstract: This paper attempt to discuss several key problems in VHDL language teaching. On this basis, the author comes up with the importance of problems, which include the features of hardware description language, the description style distinction of the combinational circuit and sequential circuit, use in signal and variable. The author has carried on the detailed analysis to these problems by way of examples, so as to achieve an effect of visual and easily understand. Seeing from the several rounds of teaching effect, the proposed approach has a certain guidance meaning in VHDL language and VHDL language programming.   Key words: VHDL; teaching; key problem analysis   VHDL(Very high speed intergated circuit Hardware Description Language)是指超高速集成电路硬件描述语言。它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式,与传统的门级方式相比,它更适合大规模系统的设计。因此很多高校的信息技术、计算机技术等专业都开出了VHDL设计课程[1]。笔者在教学过程中发现学生学习VHDL语言时会受到已经学习过的其他软件语言的影响,对VHDL语言作为硬件语言的一些特性和语法问题理解不够,往往会影响到对VHDL语言的灵活合理运用。本文结合多轮课程教学实践,针对学生最难掌握的几个问题做了深入探讨。   1 对VHDL作为硬件描述语言的特征的理解   学好VHDL的关键是充分理解VHDL语句和硬件电路的关系。 编写VHDL,就是在描述一个电路,我们写完一段程序后,应当对生成的电路有一些大体上的了解, 而不能用纯软件的设计思路来编写硬件描述语言[2]。   下面以四选一数据选择器的设计为例来加以说明。四选一数据选择器是一种常用的组合逻辑电路,用VHDL语言设计比较简单,可以用when_else语句实现,也可以用with_select语句实现,两者仿真结果相同,但综合的结果不同。具体情况如下:   【程序1】   library ieee;   use ieee.std_logic_1164.all;   entity mux41a is   port(a,b,c,d: in std_logic;   s: in std_logic_vector(1 downto 0);   y: out std_logic);   end;   architecture one of mux41a is   begin   y = a when (s = “00”) else   b when (s = “01”) else   c when (s = “10”) else   d ;   end;   使用Quartus II软件对程序1进行编译仿真,仿真结果如图1所示。

文档评论(0)

fangsheke66 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档