LVDS在高速模数转换器中应用.docVIP

LVDS在高速模数转换器中应用 　　摘要： LVDS技术已经在通信网络中得到普及，广泛应用于计算机、工业视觉、测试与测量、医疗和汽车领域。它提供一种有吸引力的解决方案，小摆幅的差分信号就可以实现快速的数据传输，而功耗大为降低，并具有出色的抗噪声性能。介绍LVDS在高速模数转换器中的应用。 　　关键词： 差分信号；LVDS；ADC 　　中图分类号：TN79文献标识码：A文章编号：1671－7597（2011）0410141－02 　　 　　1 概述 　　为了满足在通信、仪器仪表和消费市场的各种应用中新的带宽需求，模拟转换器（ADC）采样速率稳步提升。伴随在信号链前端对信号进行数字转换从而利用数字信号处理技术需求，推动了高速ADC内核的开发，它们能够以8到14位分辨率在超过100MHz到200MHz时钟速率下进行数字转换。 　　在独立的转换器中，ADC需要能够驱动接收逻辑及其PCB走线所产生的电容。由于要驱动负载，电流开关瞬变会耦合到ADC的模拟前端电路，对性能造成负面影响。将这种影响降低到最低的一种方法是复用两个输出端口，以时钟速率的一半速率来提供输出数据，这降低了信号边沿的速率，增加了开关瞬间的建立时间。在ADC应用中，提供高速数据输出同时将性能限制降低到最低的一种新方法是使用LVDS（低电压差分信号输出）。 　　2 LVDS简介 　　LVDS是一种低摆幅的差分信号技术，它使得信号能在差分 PCB 线对或平衡电缆上传输，理论最高速率达3.125Gbps，一般几百Mbps。其低压幅和低电流驱动输出实现了低噪声和低功耗。有两个标准定义了LVDS，ANSI/TIA/EIA-644和IEEE标准1596.3。 　　2.1 LVDS信号传输组成 　　LVDS信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。如图1。 　　图1LVDS信号传输组成图 　　差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。 　　差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。 　　差分信号互联器：包括联接线（电缆或者PCB走线），终端匹配电阻。 　　现代高速ADC器件中往往已经集成了差分信号发送器与接收器，不需要另加电平转换器件。 　　2.2 LVDS信号特性 　　LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV摆幅。 　　LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA），LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mV的电压。 　　电流源为恒流特性，终端电阻在100-120欧姆之间，则电压摆动幅度为：3.5mA×100=350mV；3.5mA×120=420mV。 　　图2LVDS输出电平 　　2.3 LVDS信号优点 　　LVDS的典型信号摆幅为350mV，对应的功耗很低，因此LVDS是一种效率极高接口技术，能提供高达3.125Gbps 数据率的性能。总的来说，终接方法简单、功耗和噪声低等优点，使得LVDS成为数据率从数十Mbps至3Gbps应用首选。 　　3 DAC的LVDS特性 　　在许多高速模数转换器中LVDS应用越来越广泛。如ADI公司的AD9430是第一个有LVDS输出选项的产品。它是一款12位、170MSPSADC，针对宽带载波系统进行了优化，具有卓越的动态性能。图3为其简化等效图。 　　图3LVDS数据输出 　　图3中差分输出由OUT+和OUT-表示，OUT+是正极或真数据输出，OUT-为差分信号的补充数据输出。 　　图4LVDS输出电流 　　电路原理如图4所示。片内电流源（IST）由VDD产生并流经Q2。在这个例子中，发送的是逻辑1（V+V-）。100Ω接收端电阻为返回驱动器的电流提供了路径，电流通过Q3到更低的电流吸入端（ISB）再到地。额定的源/吸电流设置为大约3.5mA，对于100Ω外部端接电阻产生350mV的摆幅。假定有约1.2V的输出共模电压（共模电压电路没有显示），输出电阻可以视为两个串联的50Ω电阻，它们的中心抽头的电压为1.2V。这与典型的PCB走线的50Ω特性阻抗（ZO）相匹配并将反射降到最低。 　　4 设计工程中的综合考虑 　　LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不困难，下面将简要介绍一下各注意点。 　　4.1 差分输出电压与失调电压 　　ANSI规范定义了差分输出电压摆幅在274mV和454mV之间。假定ADC的输出电流设为3.5mA，接收端输入阻抗为100Ω，那么额定差分输出电压为350mV。 　　如果ADC的输出驱动