微机原理-3微处理器介绍.ppt

第2章 微处理器结构和总线操作时序 2.1 8086CPU的编程结构 2.2 8086CPU的工作模式和引脚功能 2.3 8086的存储器组织 2.4 8086的总线操作和时序 2.1 8086CPU的编程结构 2.1.1 8086CPU的功能结构 2.1.2 8086CPU的寄存器 2.1.3 8086CPU的总线周期 2.1.1 8086CPU的功能结构 Intel 8086CPU的功 能结构如右图所示。 8086 CPU的内部结 构从功能上来说可以 分为两大部分： 总线接口单元BIU（ Bus Interface Unit） 和执行单元EU （Execution Unit）。 2.2 8086CPU的工作模式和引脚功能 2.2.1 8086CPU的两种工作模式 2.2.2 8086CPU的引脚信号 2.2.1 8086CPU的两种工作模式 当8086CPU与存储器和外设构成一个计算机的硬件系统时，根据所连的存储器和外设的规模，8086可以有两种不同的模式（组态）：最小模式和最大模式。不同的模式下，CPU的引脚功能是不同的。 2.2.1 8086CPU的两种工作模式 1. 最小工作模式 2.2.1 8086CPU的两种工作模式 在8086的最小模式中，硬件连接上有如下几个特点： （1）MN/ 引脚接+5V，决定了8086工作在最小模式。 （2）有一片8284，作为时钟发生器。 （3）通常需要三片8282，用来作为地址锁存器。 （4）需要二片8286数据收发器，用来增加系统数据总线 的驱动能力。 2.2.1 8086CPU的两种工作模式 2. 最大工作模式 2.2.1 8086CPU的两种工作模式 最大模式配置和最小模式配置有一个主要的差别：最大 模式下多了8288总线控制器。由8288的总线控制器负责提 供系统的控制信号。 2.2.2 8086CPU的引脚信号 2.3 8086的存储器组织 2.3.1 8086的存储体结构 2.3.2 8086存储器的分段结构 2.3.3 8086存储器的逻辑地址与物理地址 2.3.4 8086存储器20位物理地址的形成 2.3.1 8086的存储体结构 2.3.1 8086的存储体结构 2.3.2 8086存储器的分段结构 2.3.3 8086存储器的逻辑地址与物理地址 2.3.4 8086存储器20位物理地址的形成 2.4 8086的总线操作和时序 3.4.1 最小模式下的总线读写 2.4.1 最小模式下的总线读写 2.4.1 最小模式下的总线读写 2.4.2 最大模式下的总线读写 2.4.2 最大模式下的总线读写 2.4.3 中断响应 2.4.4 系统复位 2.4.5 最小模式下的总线请求与响应 2.4.6 最大模式下的总线请求、允许、释放 最小模式下的总线读操作时序图 带TW状态的最小模式下的总线读操作时序图 最小模式下的总线写操作时序图 返回本节 最大模式下的总线读操作时序图 最大模式下的总线写操作时序图 返回本节 中断响应时序图 返回本节 系统复位时序图 返回本节 * * 返回首页 2.1.1 8086CPU的功能结构 1.总线接口单元BIU（Bus Interface Unit） 总线接口单元的组成： （1）4个段地址寄存器； CS——16位的代码段寄存器； DS——16位的数据段寄存器； ES——16位的扩展段寄存器； SS——16位的堆栈段寄存器； （2）16位的指令指针寄存器IP； （3）20位的地址加法器； （4）6字节的指令流队列。 总线接口单元的功能：负责CPU与外部存储器或I/O系统之间的信息交换（取指令、存取操作数及结果）。 2.1.1 8086CPU的功能结构 2.执行单元EU（Execution Unit） 执行单元的组成： （1）8个通用寄存器，即AX、BX、CX、DX、SP、 BP、SI、DI； （2）标志寄存器FR； （3）算术逻辑单元ALU； （4）EU控制器。 执行单元的功能：负责指令的执行。 2.1.1 8086CPU的功能结构 3.流水线（Pipeline）结构 BIU和EU两者的动作管理遵循如下原则： 每当8086的指令队列中有2个空字节，BIU就会自动把指令取到指令队列中。而同时EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而且EU对BIU又无总线访问请求时，BIU便进入空闲状态。在执行转移、调用和返回指令时，指令队列中的原有内容被自动清除。 返回本节 2.1.2 8086CPU的寄存器 8086CP