基于TMS320F2812数据采集系统设计.docVIP

基于TMS320F2812数据采集系统的设计 数字信号处理器（DSP）是数字信号处理与超大规模集成电路技术融合的结晶。目前，该技术已经广泛地应用于仪器仪表、通信、图像处理、频谱分析、电机控制等领域，在推进信息处理数字化方面发挥着越来越大的作用。数据采集作为其中的关键环节引起越来越多的重视。本文基于TI公司的DSP设计了数据采集系统，并对采集的数据进行了前端处理，从而为后续信号处理和控制提供了可靠的依据。 基于TMS320F2812采集方案的软硬件设计 TI公司的TMS320F2812集微控制器和高性能DSP的特点于一身，具有强大的控制和信号处理能力，为实现复杂的控制算法提供了硬件支持。它具有128K的Flash，16个12位的A/D转换通道、增强的CAN模块、两个事件管理器EVA和EVB、正交编码电路及多通道缓冲串口等外设，丰富的外设模块使得它在工业控制中获得了广泛的应用。 本文设计的采集系统直接基于F2812的内部ADC。它是具有12位分辨率的、流水线结构的模数转换器。它的16个通道，可以配置为2个独立的8通道模块，也可以级联成一个16通道模块。由于F2812非常脆弱，它要求AD采样端口的采样输入电压不高于3V，为了防止输入AD采样的电压过高或者输入电压为负电压时烧坏DSP，本系统在AD口的输入采用嵌位二极管进行限制电压，使输入电压范围在AD正常工作的采样范围之内，其中某一通道的设计结果如下图1所示。 图1 AD采样通道的硬件处理 AD采样输入的模拟电压值和转换后的数值之间的对应关系为： （1） 式中ADCLO为AD转换的参考电平，实际使用的过程中，将其与GND连在一块，此时ADCLO的值为0。软件流程图如图2所示，ADC模块可以通过软件触发和事件管理器EVA和EVB进行触发，本文用到的采集系统是通过EVA的定时器3进行触发，可以准确的设定了采样时间，将采集到的数据存入ADC的结果寄存器中。 图2 数据采集流程图 FIR滤波器的原理 在实际的数据采集中，我们得到的数据中往往伴随着噪音的干扰，而不能够准确获得真实数据。本文利用DSP强大的信号处理能力很好的解决了这一问题。数字滤波器是在数字信号处理中占有非常重要的地位，其实质是利用有限精度算法实现离散时间线性时不变系统，从而完成从接收信号中提取出需要的信息同时抑制干扰的功能。它具有可靠性好、精度高和灵活性大等优点。 本文以有限长单位冲激响应FIR滤波器为例，将其运算机理写成程序并让DSP执行，从而完成数字滤波器对复杂数据的处理。 作为数字信号处理系统中最基本的元件，FIR(Finite Impulse Response)滤波器的是稳定的系统，可以在保证任意幅频特性的同时具有严格的线性相频特性。 FIR滤波器的单位冲击响应是有限长的（0≤n≤N-1），其z变换为： （1） 对于FIR系统的单位采样响应，其系数为 在实际应用中，对于输入信号为,经过FIR滤波的输出信号为： （2） 由于FIR系统只有零点，因此这一类系统不像IIR系统那样易取得比较好的通带与阻带衰减特性。要取得好的衰减特性，一般要求的阶次要高。但FIR系统有自己突出的优点，其一是系统总是稳定的，其二是易实现线性相位，其三是允许设计多通带(或多阻带)滤波器。后两项都是IIR系统不易实现的。目前，FIR数字滤波器的设计方法主要是建立在对理想滤波器频率特性作某种近似的基础上的。这些近似的方法有窗函数法、频率抽样法及最佳一致逼近法。文中用的是窗函数法。 FIR滤波器在DSP中的实现方法及结果验证 由上述分析可知，FIR滤波器的算法实际上是一个乘法累加运算。在这个乘法累加运算中，主要涉及到3个要素：输人信号、冲击响应即滤波器系数和输出信号，其中滤波器系数的设计直接决定是否能够准确的进行滤波。因此，本文将数据采集过程分为三个阶段，原始数据采集与分析、滤波器设计、以及仿真与结果验证。 如下图3所示，数据是采样时间设定为50us，总时间为60ms对直流模拟量的进行采集，从图中可以看出该数据含有较多的噪音，很难分辨出不同时刻该模拟量的准确值。 图3 ADC采集的原始数据 为此设计一个FIR低通滤波器，其截止频率 =100 Hz，抽样频率 =20000 Hz，阶数N：50，选择窗函数为Hamming窗。其频谱如下图4。 图4 FIR滤波器的频谱 通过MATLAB获得滤波器系数={ 0.0027 0.0029 0.0032 0.0039 0.0048 0.0059 0.0072 0.0088 0.0105 0.0124 0.0144 0.0165 0.0187 0.0209 0.0230