台湾友晶fpgA入门指导.pdf

下载文档 降价啦

167
1
约17.39万字
约 212页
2018-08-12 发布于江苏
举报
版权申诉
保障服务

台湾友晶fpgA入门指导.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

台湾友晶公司DE2-70 实验平台 FPGA/SOPC 入门级实验指导书适用 Altera 公司 FPGA 芯片 EP2C70F896C6 适用 Altera 公司软件工具 Quartus II V7.2 / V8.0 2.90 版教师和助教使用版南京大学计算机系整理改编 2009 年 9 月 21 日目录第 1 章 DE2-70 开发板驱动安装 ______________________________________1 1.1 DE2-70 介绍_______________________________________________________________1 1.2 USB-Blaster 的驱动安装_____________________________________________________2 1.3 USB-Blaster 驱动之疑难解答 _________________________________________________9 1.4 DE2-70 引脚分配的一般性指导_______________________________________________9 1.5 DE2-70 实验板基本输入输出引脚信号_________________________________________9 第 2 章实验一 3-8 译码器实验 _____________________________________11 2.1 建立 Quartus 工程_________________________________________________________11 2.2 使用 Verilog HDL 完成硬件设计_____________________________________________15 2.3 替换练习 ________________________________________________________________22 第 3 章实验二十进制计数器实验___________________________________23 3.1 建立工程并完成硬件描述设计 ______________________________________________23 3.2 电路仿真________________________________________________________________30 3.3 逻辑分析仪 SignalTap II 的使用 _____________________________________________40 第 4 章实验三灯光控制实验 ______________________________________46 4.1 建立 Quartus 工程_________________________________________________________46 4.2 使用符号框图描述完成硬件描述设计 ________________________________________46 4.3 电路仿真________________________________________________________________53 第 5 章实验四移位寄存器实验 ____________________________________57 5.1 建立 Quartus 工程_________________________________________________________57 5.2 使用 MegaFunction+符号框图描述完成硬件描述设计 ___________________________57 5.3 使用 Verilog 语言完成硬件描述设计 _________________________________________68