一种基于CMOS工艺射频有源滤波器设计.docVIP

一种基于CMOS工艺射频有源滤波器的设计 　　摘要：射频滤波器是无线通信系统的关键部件之一。本文根据射频SoC的需求，设计了一种基于Q-增强型射频有源CMOS LC型滤波器。该滤波器利用负阻抗增强电路品质因数，可有效地解决射频片上无源LC滤波器的品质因数偏低，插入损耗偏大的问题。该滤波器采用TSMC 0.18um CMOS工艺，当供电电压为1.8V，中心频率在2.142GHz时，-3dB带宽仅为36MHz。仿真结果表明，该滤波器正确有效，适于全集成。 　　关键词: 片上电感；CMOS工艺；有源滤波器；射频SoC 　　 　　1引言 　　 　　随着无线通信技术、微电子技术[1]的迅猛发展，无线通信市场迅速扩大，据最新统计[2]，截至到2007年6月底，全球使用mobile的用户已超过29亿，用户数量直逼30亿。在移动用户群体不断地增加，市场空间不断地扩大的趋势下，无线设备开发商、运营商一直不断地推出越来越多的无线终端产品和服务，使人们的生活发生了巨大的变化。如今，人们可以足不出户，利用无线终端不仅使通信变得简单而又快捷，而且获取信息的能力也大大增强，而这些无线终端的应用不仅包括无绳电话、射频认证（RFID）、数字蜂窝移动手机（GSM、CDMA、WCDMA、PHS，etc.），而且还包括无线局域网（WLAN）、蓝牙（Bluetooth）和全球定位系统（GPS）等等。与此同时，人们在利用无线终端享受生活的时候，也对无线终端的性能提出了更高的要求，其中低成本、低功耗、集成化的射频通信终端（如图1所示）诸如手机、掌上电脑等得到了越来越多移动用户的青睐。因此，研制完全集成[3-7]的RF收发电路系统[4,7]已成为当代热门话题之一。 　　 在RF通信系统中，频段选择性是无线接收机的重要特性之一，是衡量接收机选取带内信号抑制带外信号能力的参数，更是滤波器主要功能。虽然接收机结构[8]种类较多，如外差式、零中频式、低中频式结构[9]、数字中频式结构、镜像抑制结构等等，而且，不少射频前端结构采用RF CMOS或混合CMOS工艺实现了集成化，如图2中虚线框内所示。 　　 虽然，射频滤波器的研究受到业内人士很多关注，相关的研究也较多[4,10-13]。每年都有文章报导各种射频滤波器的研究工作，大多数射频滤波器的设计主要采用无源结构（LC、MEMS、SAW、机械型等）来片外实现，但大多数无源结构不仅在与Si CMOS工艺下的其它电路模块集成时存在很大困难，而且总具有一定的插入损耗。在射频电路设计和数字电路设计日益集成化[1-9,15,16]的今天，集成度直接影响着最终电子产品的制造成本、尺寸和重量，通常也决定所需功率的大小。随着射频SoC[3-7]研究的不断进展，如何使集成化的连续时间滤波器的设计适应单芯片无线系统发展的需求，将不得不迫使所设计滤波器的性能应具有工作频率高、低失真、高Q值、可调谐的特点。为此，本文进行了一种中心频率为2.14GHz的LC-Q增强型的CMOS射频有源带通滤波器的设计。 　　 　　2射频集成滤波器的工艺选择 　　 　　 当前有多种半导体工艺可以应用于射频集成电路（RFIC）设计[14-16]，如CMOS工艺、BiCMOS工艺、双极工艺（BJT）、锗硅工艺和砷化镓（GaAs）工艺等。在这些工艺技术中，由于砷化镓、锗硅半导体具有较高的截止频率、增益以及相对较低的噪声，使得它们在射频集成电路的实现技术方面长期处于主导地位，但是，由于通信电路中基带处理、数字信号处理通常采用集成度更高的CMOS工艺，由于工艺的不兼容性极大地限制了它们不能与以Si为衬底的大规模数字IC进行集成，更不能满足射频系统集成芯片（SoC）发展的需要。Si BJT半导体虽然具有很高的跨导增益，在模拟集成电路中得到了广泛地应用，但它在功耗和集成度方面，却无法满足大规模集成电路系统的要求。一般而言，CMOS半导体的集成度高、功耗低，但采用CMOS工艺进行射频集成电路设计，还存在许多困难，主要因为它的高频性能、噪声性能较差，跨导增益较小，所以CMOS工艺一直主要应用于数字电路。BiCMOS工艺是BJT工艺与CMOS工艺的结合，发挥了两种工艺的各自特点，具有较好的综合性能，但其成本相对昂贵。 　　 从各种应用于RFIC工艺的角度来看，尽管，CMOS半导体的高频性能、噪声性能，不是很好，但是由于它的工艺最为成熟、成本最低，它的应用也最为广泛，而且在CMOS工艺[17]技术不断地取得进步条件下，器件的特征尺寸已经进一步地按比例缩小，它的单位增益截止频率已经接近GaAs水平，曾多次成功地挑战了对CMOS工艺技术限制的预言，以0.18μmCMOS工艺[1]为例，MOS器件的特征频率fT（即放大倍数为1时的频率）已达到60GHz。由此可见，基于CMOS