一种四阶ΣΔ调制器设计与实现.docVIP

一种四阶Σ-Δ调制器的设计与实现 　　摘要:文章采用自上而下（TOP-DOWN）分析方法，对单环结构的四阶Σ-Δ调制器进行了系统设计与仿真,电路设计与仿真。在系统级提出了基于systemview的高层次建模，通过系统仿真确定了关键的电路参数和性能指标。并采用前馈的方法避免了运算放大器的非线性造成调制器失真。在电路结构级采用了全差分形式，利用开关电容电路。再配合互不重叠时钟的控制，构造出系统所需的开关电容积分器。并且采用截断（chopping）技术，减小实际电路中的闪烁噪声。 　　关键词:Σ-ΔA/D调制器；高层次建模；前馈；全差分；截断技术；开关电容积分器；互不重叠时钟； 　　 　　Abstract: In this paper, the TOP-DOWN analysis method is used in the design of the 4-th order single loop Σ-Δ A/D modulator. All of the system and the circuits are designed and simulated. In system-level, high-modeling method based on systemview is presented. Key parameters and performance of the circuit are determined by system-level simulation. In the same time, the feed-forward method avoids the distortion caused by the non-linearity of the amplifier. In circuit-level, the circuit structure is full-differential model. The useful integrator is formed through the switch capacitance circuit and the non-overlap clock, and the technology of chopping is used in the circuit design in order to reduce the flicker noise. 　　Key words: Σ-ΔA/D modulator; High-modeling method; feed-forward; full-difference; chopping integrator with switch capacitance circuit; non-overlap clock; 　　 　　1引言 　　 　　Σ-ΔA/D转换器是一种基于由Inose和Yasuda在1962年提出的Σ-Δ噪声整形技术[1]的过采样型A/D转换器。它通过过采样以时间来交换精度, 从而避免了实现高精度A/D 转换器所需要的复杂性。与其它类型的A/D转换器相比,更容易实现14位以上的高分辨率,并且更容易实现低功耗。现在,16 位、18位直至20位分辨率的过采样Σ-ΔA/D转换器都已经在国外实验室里得到研究和实现[2]并逐步商业化。Σ-Δ调制器结构是迄今为止在数字VLSI 技术中执行高精度A/D 转换最吸引人的方法。 　　 一个理想的n阶Σ-Δ调制器的信噪比（SNR）可以表示为[3] 　　SNR=6.02N +1.76 （2） 　　 式中,n表示调制器的阶数, B表示量化器量化位数,OSR表示过采样率,N表示Σ-Δ调制器位数。 　　我们的目标是实现四阶有条件稳定的单环Σ-Δ调制器, 256倍过采样率，500KHZ的转换速率，本文旨在在完成自上而下的系统建模和电路级结构的设计与实现。 　　 　　2系统建模 　　 　　 2.1 Σ-Δ调制器中阶数、过采样比与精度的关系 　　 1～ 4 阶单级Σ+Δ调制器的最小过采样比列于表1。 　　单级Σ-ΔN 阶调制器所需过采样比与精度的关系可以表示为[4]：（n为阶数， N为位数,M为过采样率） 　　（M+n-1）!（M - 1）!×n！×2N-1（3） 　　 　　 2.2 四阶Σ-Δ调制器系统设计 　　根据Σ-Δ调制器精度、阶数和过采样比的关系,Σ-Δ调制器用4阶实现时, 考虑到CMOS 跨导放大器的单位增益带宽只能达到几十MHz, 在带大电容负载时实际只能工作于10MHz 之内, 加上运算放大器有限增益和噪声以及电容的非线性，实际采用的过采样比应大于理论中的过采样比,本设计用256作为四阶Σ-Δ调制器过采样率。因为信号的频率为1kHz, 那么