基于FPGA的HDB3码编码器优化设计与分析.docVIP

PAGE PAGE 1 基于FPGA的HDB3码编码器优化设计与分析 　　 摘 要：利用四进程和结构化设计两种不同的VHDL程序设计方法，对HDB3编码器进行了设计、实现和功能分析。设计的两种编码器在QuartusⅡ 7.2中进行了功能分析，并且下载到EP2C5T144C6中实现了 HDB3编码转换功能。分析与实验结果表明，所设计的两种HDB3编码器，具有好的编码功能。其中，结构化设计的HDB3编码器对FPGA逻辑单元、寄存器的占用分别减少了18.5%和14.8%，具有较好的资源利用特性。 　　 关键词：HDB3编码器； VHDL程序； 逻辑单元； 结构化设计 　　 中图分类号：TN911-34 文献标识码：A 文章编号：1004-373X(2011)24-0146-03 　　Design and Analsis of FPGA-based HDB3 Encoder 　　WANG Xiao-cong, HE Yong-tai 　　（Department of Physics and Electron Information Science, Chuxiong Normal University, Chuxiong 675000, China） 　　 Abstract： HDB3 encoder is designed with two different VHDL program design methods of four-process and structured design. The two encoders are functionally analyzed in QuartusⅡ 7.2, and are loaded in EP2C5T144C6 to realize HDB3 code convertion function. The analysis and experiment results show that both HDB3 encoders have exellent coding function. The duty ratio of HDB3 encoder designed with the method of structured design to FPGA logic element (LE) and register is 18.5% and 14.8% respectively. It has a good feature of resource utilization. 　　 Keywords： HDB3 encoder; VHDL program; logic element 　　 收稿日期：2011-08-26 　　 基金项目：楚雄师范学院重点项目支持(10XYZD003) 　　 HDB3码具有无直流成分、低频成分少和连续0最多不超过3个等明显的优点，对信号的恢复十分有利，而成为CCITT协会推荐使用的基带传输码型之一［1-2］。因此，针对HDB3编码器的优化设计具有重要的意义［3-5］。在本文中， 利用VHDL硬件描述语言设计了不同结构的HDB3编码器，在Quartus Ⅱ中对设计的HDB3码的功能、特性进行了分析。并在EP2C5T144C6中对设计进行了实现。实验结果表明，所设计的HDB3码达到了编码器功能要求。 　　 1 HDB3码编码原理及实现 　　 HDB3码是AMI码的改进码型，输入码组中如果出现4位连续位0，就用特定码组来替代，称为三阶高密度双极性码。它克服了AMI码的长0串现象。HDB3编码的主要特点为：基带信号无直流成分，且有很小的低频成分； 0串符号最多只有3个具有检错能力，如果接收端信号1电平的交替规律被破坏，认为出现了差错；利于定时信息的提取；不受信源统计特性的影响。因此，HDB3编码被广泛运用于脉冲编码调制的线路传输码型。在对代码编码的时候，先不对输入的代码进行极性变换，而是先检测是否插入“V”，再检测插“B”， 这样做就使得输入进来的信号和插“V”、插“B”功能电路中处理的信号都是单极性信号，且需要的寄存器的个数很少。当然，在检测插入“V”较为简单，只需设计一个计数器记下连续0的个数，出现4个连0时即可将第4个0用二元码表示。而在插“B”时，首先把信号寄存在寄存器里，同时设计一个计数器计下两个“V”符号之间0的个数，再由一个判偶电路来给寄存器发送是否插“B”的判决信号，决定是否插入“B”，从而实现插“B”功能。至此，代码全部都由双相码表示。最后，极性变换可以将原来的“1”码和插入的“B”合在一起做极性变换，将插入的“V”单独做极性变换，这样就完成了HDB3码的编码。它的编码模型如图1所示。 　　要识别编码中的“