数字电路课程设计--VHDL语言文本输入设计--汽车尾灯控制电路.docVIP

数字电路课程设计--VHDL语言文本输入设计--汽车尾灯控制电路.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路课程设计--VHDL语言文本输入设计--汽车尾灯控制电路

石家庄铁道大学 数字电路课程设计 1 - 石家庄铁道大学 数字电路课程设计 ——VHDL语言文本输入设计汽车尾灯 学院:信息科学与技术学院 班级:计 0805—2班 数字电路课程设计:VHDL语言文本输入设计 ——汽车尾灯控制电路 一、需求分析 1、功能描述 设计一个汽车尾灯控制电路,汽车尾部共有六盏指示灯,左右各三盏,分别为LD1、LD2、LD3,RD1、RD2、RD3。具体能能如下: 汽车正常行驶时,所有指示灯都不亮; 汽车左转时L1闪烁; 汽车右转时R1闪烁; 汽车刹车时L2和R2同时亮; 汽车夜间行驶时L3和R3同时亮。 2、实现工具 2.1 用VHDL 语言文本形式输入; 2.2 使用MAX+plux II 进行语言编写、时序仿真和综合。 二、设计思想 采用自顶向下的设计方式,分层进行设计。设计分为四个模块进行:主控模块、定时器模块、左侧尾灯控制模块和右侧尾灯控制模块。顶层设计可完全独立于目标器件芯片物理结构的硬件描述语言。使用VHDL模型在所有综合级别上对硬件设计进行说明、建模和仿真测试。 1、顶层原理框图 主控模块CTRL 主控模块CTRL 时钟信号 定时器模块SZ 左侧尾灯控制LC 右侧尾灯控制RC 尾灯信号输出 控制信号输入(左转、右转、刹车、夜行) 图1:顶层原理框图 2、具体功能实现 2.1 主控模块 图2:主控模块框图汽车尾灯主控模块 图2:主控模块框图 汽车尾灯主控模块 左侧灯选择控制模块 输入信号 右侧灯选择控制模块 LD1 LD2 RD1 RD2 RD3 LD3 2.2 时钟定时器模块 只有LD1和RD1有闪烁功能,因此定时器模块只控制这两个尾灯。框图如下: 时钟信号 时钟信号 定时器 RD1 LD1 图3:定时器模块框图 2.3 左转尾灯和右转尾灯功能 图4:转向功能框图主控模块 图4:转向功能框图 主控模块 左侧灯选择控制模块 左转弯控制信号 LD1 定时器 时钟信号 右转弯控制信号 主控模块 右侧灯选择控制模块 时钟信号 RD1 定时器 2.4 刹车功能 刹车功能对应的尾灯为LD2和RD2,框图如下: 刹车控制信号 刹车控制信号 汽车尾灯主控模块 左侧灯选择控制模块 LD2 RD2 右侧灯选择控制模块 图5:刹车功能框图 2.5夜间行驶功能 夜间行驶功能对应的尾灯为LD3和RD3,框图如下: 图6:夜间行驶功能框图夜间行驶控制信号 图6:夜间行驶功能框图 夜间行驶控制信号 汽车尾灯主控模块 左侧灯选择控制模块 右侧灯选择控制模块 LD3 RD3 三、设计过程 1、建立工程 建立个一个Project,命名为weideng。将各个模块生成的文件放在同一个文件夹下。 2、文本输入 将各个模块的VHDL代码输入、保存并综合。 3、仿真 建立各个模块的gdf图,设置输入波形并仿真。 4、顶层原理图输入 利用各个模块生成的sym文件建立顶层原理图。编译并仿真。 5、硬件实现 实验室提供的器件为ACEX系列,型号为EP1K100QC208—3。将dingceng.sof文件下载到器件当中,在实验箱中进行硬件模拟。 四、VHDL代码及说明 1、主控模块CTLR 1.1 VHDL代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CTRL IS PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC); END ENTITY CTRL; ARCHITECTURE ART OF CTRL IS BEGIN NIGHT_LED=NIGHT; BRAKE_LED=BRAKE; PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN TEMP:=LEFTRIGHT; CASE TEMP IS WHEN 00=LP=0;RP=0;LR=0; WHEN 01=LP=0;RP=1;LR=0; WHEN 10=LP=1;RP=0;LR=0; WHEN OTHERS=LP=0;RP=0;LR=1; END CASE; END PROCESS; END ARCHITECTURE ART; 1.2 说明 输入 RIGH

文档评论(0)

dajia1qi + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档