RS触发器的设计9.docVIP

PAGE 20 功能描述 1．RS触发器有两个稳定状态,Qn为触发器的原状态,Qn+1为触发器的次态,R为置0端,S为置1端. 2．基本RS触发器具有置位、复位和保持（记忆）的功能； 3．基本RS触发器的触发信号是低电平有效，属于电平触发方式； 4．基本RS触发器存在约束条件（R+S=1），由于两个与非门的延迟时间无法确定；当R=S=0时，将导致下一状态的不确定。 5．当输入信号发生变化时，输出即刻就会发生相应的变化，即抗干扰性能较差。 同步RS 触发器（时钟脉冲控制的RS 触发器） 1)、真值表 2)、函数表达式 3)、逻辑电路图 它由两个与非门的输入输出交叉连接而成,如下图: 二、详细设计 1、打开QuartusⅡ软件，建立一个新的工程： 1）单击菜单File\New Project Wizard.. 2) 输入工程的路径、工程名以及顶层实体名。 3）单击Next按钮，本实验没有包含已有文件，单击Next按钮。 4）设置我们的器件信息。 5）单击Next 2、 建立VHDL文件： 1）单击File\New菜单项，选择弹出窗口中的VHDL File项，单击OK按钮以建立打开空的VHDL文件。 2）在编辑窗口输入VHDL源文件并保存实体名，文件名必须和保存的顶层实体名必须一致。