于明ARM9嵌入式系统设计与开发教程（Chapter 4）.ppt

4.4 单元电路设计 尽管硬件选型与单元电路设计部分的内容是基于S3C2410X的系统，但由于ARM体系结构的一致性和常见外围电路的通用性，只要读者能真正理解本部分的设计方法，那么由此设计出基于其他ARM微处理器的系统，应该也是比较容易的。 4.4.1 电源电路设计 4.4.2 晶振电路设计 4.4.3 复位电路设计 4.4.4 串行接口电路设计 * 电源电路设计 * 晶振电路设计 S3C2410X微处理器的主时钟可以由外部时钟源提供，也可以由外部振荡器提供，如图4.17所示，采用哪种方式通过引脚OM[3:2]来进行选择。 ? OM[3:2]=00时，MPLL和UPLL的时钟均选择外部振荡器； ? OM[3:2]=01时，MPLL的时钟选择外部振荡器；UPLL选择外部时钟源； ? OM[3:2]=10时，MPLL的时钟选择外部时钟源；UPLL选择外部振荡器； ? OM[3:2]=11时，MPLL和UPLL的时钟均选择外部时钟源。 该系统中选择OM[3:2]均接地的方式，即采用外部振荡器提供系统时钟。外部振荡器由12MHz晶振和2个15pF的微调电容组成。 * 复位电路设计 * 串行接口电路设计 * 4.5 存储器系统设计 在该系统中，设计了3种存储器接口电路，Nor Flash接口、Nand Flash接口和SDRAM接口电路。引导程序既可存储在Nor Flash中，也可存储在Nand Flash中。而SDRAM中存储的是执行中的程序和产生的数据。存储在Nor Flash中的程序可直接执行，与在SDRAM执行相比速度较慢。存储在Nand Flash中的程序，需要拷贝到RAM中去执行。 4.5.1 8位存储器接口设计 4.5.2 Flash接口电路设计 4.5.3 SDRAM接口电路设计 * 8位存储器接口设计 由于ARM微处理器的体系结构支持8位/16位/32位的存储器系统，相应地可以构建8位的存储器系统、16位的存储器系统或32位的存储器系统。32位的存储器系统具有较高的性能，而16位的存储器系统则在成本及功耗方面占有优势，而8位的存储器系统现在已经很少使用。 * Flash接口电路设计 1．Nor和Nand Flash的区别 Nor的特点是XIP（eXecute In Place，芯片内执行）特性，这样，应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM中。Nor的传输效率很高，在1~4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。Nand结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。 （1）性能比较。 Flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。Nand器件执行擦除操作是十分简单的，而Nor则要求在进行写入前先要将目标块内所有的位都写为0。 ? Nor的读速度比Nand稍快一些。 ? Nand的写入速度比Nor快很多。Nand的4ms擦除速度远比Nor的5s快。 ? Nand的擦除单元更小，相应的擦除电路更少。 （2）容量和成本。 Nand Flash的单元尺寸几乎是Nor器件的一半，由于生产过程更为简单，Nand结构可以在给定的模具尺寸内提供更高的容量，也就相应地降低了价格。在Nand闪存中每个块的最大擦写次数是一百万次，而Nor的擦写次数是十万次。 （3）接口差别。 Nor Flash带有SRAM接口，Nand器件使用复杂的I/O口来串行存取数据。 * 2．Nor Flash接口设计 * 3．Nand Flash接口电路设计 * SDRAM接口电路设计 * 4.6 JTAG调试接口设计 JTAG是Joint Test Action Group（联合测试行动小组）的简称，由于IEEE 1149.1标准是由JTAG这个组织最初提出的，最终由IEEE批准并且标准化的。所以IEEE 1149.1这个标准一般也俗称JTAG调试标准。 4.6.1 JTAG综述 4.6.2 TAP状态机 4.6.3 接口电路设计 * JTAG综述 JTAG标准主要用于芯片内部测试及对系统进行仿真、调试。JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAP（Test Access Port，测试访问口），通过专用的JTAG测试工具对内部节点进行测试。目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对多个器件分别测试。JTAG接口还常用于实现IS